San Diego mit Dual-Channel DDR

Auf der japanischen Internetseite <a href="http://pc.watch.impress.co.jp" TARGET="b">PC-Watch</a> ist vor ein paar Tagen eine neue <a href="http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1023162#post1023162">inoffizielle Roadmap</A> für die Athlon 64 Plattform veröffentlicht worden. Die Vorstellung des Athlon 64 mit Codenamen Clawhammer zum Ende des Jahres ist keine große Überraschung mehr, steht doch bereits seit Monaten fest, daß AMD den September für die Vorstellung im Visier hat. Allerdings geht die Roadmap nun etwas stärker ins Detail. All jene, die sich vom Athlon 64 in letzter Sekunde doch noch einen Dual-Channel DDR Speichercontroller erwartet hatten, werden vermutlich enttäuscht werden. Dafür jedoch soll der Athlon 64 im Gegensatz zu seinem Serverbruder Opteron mit DDR400 Speicher umgehen können und den Speicherbus mit 200 MHz real fahren können.

Anfang 2004 soll dann der Paris folgen, ein abgespeckter Athlon 64 mit lediglich 256 KB L2 Cache statt 1 MB. Momentan läuft der Paris noch unter der Flagge Athlon 64. Es würde jedoch nicht verwundern, wenn AMD den Markennamen Duron für den Paris wiederbeleben würde.

Interessant wird es dann laut der inoffiziellen Roadmap erst wieder Mitte bis Ende 2004. Dann soll der San Diego folgen, ein in 0,09µ hergestellter Athlon 64, der dann auch mit Dual-Channel DDR aufwarten soll. Von einem DDR-II tauglichen Speichercontroller ist auch beim San Diego noch nicht die Rede. Offenbar rechnet AMD nicht mit einer baldigen Etablierung der neuen Speichertechnologie, die auf Grafikkarten bereits Einzug erhalten hat und im Laufe des Jahres 2004 als Ablösung für die aktuellen DDR-I Technik erwartet wird. Ein kleiner Brudes des San Diego namens Victoria (0,09 µ, 256 KB, Single-Channel) rundet das Angebot ab. Einen 32-Bit Prozessor soll es nach der stillen Vorstellung des <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1054823347">Thorton</A> nicht mehr geben.

/news_images/a64rm0603.png

<a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1056359272">Zurück zum Artikel</a>

Bin ich der einzige der das Gefühl hat dass der San Diege trotz dieser Meldung mit DDR-II wird umgehen können? Ich mein der Unterschied zwischen DDR-I und II ist imho nicht so riesig dass man den Support dafür nicht schon früher in den Core einbauen könnte. Vor allem da DDR-II sehr wichtig fürs Marketing sein wird (gelle Intel ) wäre es imho recht unsinnig den Speichercontroller nicht schon früh für DDR-II bereit zu machen damit man diese Chance nachher nicht verpasst (auch wenns anfangs 0 Performance bringt).
Chatt (der wo nichtmal beim Clawhammer über DDR-II Support verwundert wäre)

Dass AMD den Namen Duron wieder einführt halte ich für ein Gerücht, da wären sie in meinen Augen ziemlich doof. Ein passender Name wäre Athlon 64 LE.

@Chatt:
Ich bin auch der Meinung dass bereits der Clawhammer mit DDR II umgehen, es jedoch noch nicht freigeschalten ist. Ausserdem wäre es ziemlicher Schwachsinn wenn es im San Diego nicht freigeschalten wäre

sacht mal....zum thema "opteron kann kein DDR 400"
was sollte ihn denn bitte daran hindern!?

ich lese öfters mal 3dcenter, und die schreiben da, dass aufgrund dessen, dass es in bezug auf speiuchzer, praktisch keinen FSB bei den hammers gibt, es defacto auche keine takt-limitierung für den speichercontroller gibt!

also was bittesehr, sollte den opteron daran hindern dual ddr400
anzusteuern!?

Das Bios

Original geschrieben von Georgy
sacht mal....zum thema "opteron kann kein DDR 400"
was sollte ihn denn bitte daran hindern!?

ich lese öfters mal 3dcenter, und die schreiben da, dass aufgrund dessen, dass es in bezug auf speiuchzer, praktisch keinen FSB bei den hammers gibt, es defacto auche keine takt-limitierung für den speichercontroller gibt!

also was bittesehr, sollte den opteron daran hindern dual ddr400
anzusteuern!?

Zum Vergrößern anklicken....

Vorsicht! Der FSB hat nichts mit dem Speicherbus zu tun! Das sind zwei vollkommen verschiedene Baustellen.

-> Frontside-Bus = Bus zwischen Memory-Controller in der Northbridge und CPU (existiert beim Opteron/Athlon 64 nicht mehr)
-> Speicherbus => Bus zwischen Memory-Controller und den RAM-Modulen

Beim Opteron wird der Speicherbus-Takt aus dem Coretakt dividiert. Allerdings existieren natürlich beim Opteron genau wie bei allen Systemen physikalische Barrieren, die eine Grenze nach oben definiert, wie etwa Busrauschen oder kapazitative Lasten. Der Opteron mit seinem Zweikanal Interface ist hier gerade in Sachen Signal-Timings noch anfälliger, als der Athlon 64, schließlich müssen zwei getrennt voneinander laufende Controller synchronisiert werden. Auch das Thema Signalrauschen scheint beim Opteron ein Thema zu sein, nicht umsonst sind momentan registered Module mit Signalverstärker zwingend vorgeschrieben...

Original geschrieben von Georgy
ich lese öfters mal 3dcenter, und die schreiben da, dass aufgrund dessen, dass es in bezug auf speiuchzer, praktisch keinen FSB bei den hammers gibt, es defacto auche keine takt-limitierung für den speichercontroller gibt!

Zum Vergrößern anklicken....

Das stimmt, bei den Hammers gibt es keinen FSB. Der FSB ist bei den heutigen Systemen oft der Flaschenhals.

Beispiel: FSB auf 166 MHz und Speicher auf 200 MHz DDR, der Speicher könnte 3,2 GB/s liefern, da der FSB aber nur mit 166 MHz läuft können "nur" max. 2,7 GB/s an Daten transportiert werden.

Tja der "Duron64" lauert an jeder Ecke, allerdings bin ich auch nicht so recht vom Namen überzeugt, jedoch kann jeder was mit dem "P3D" Codenamen anfangen.
AMD würde Selbstmord begehen wenn die nächste Generation des Hammers keinen DDRII unterstützen würde, es fehlen ja lediglich terminierte Endwiderstände und Datenleitungen zum korrektem Ermitteln der Widerstände.
Erdungspins sind ja bis zum Umkippen vorhanden.
Der Hammer der zweiten Generation wird beides DDRI und DDRII meiner Meinung nach vollständig unterstützen.
Der Dual Speicherkontroller für den Athlon64 wird meiner Meinung nach ebenso auch auf dem alten Athlon64 Steckpplatz passen, bisher wird lediglich der Athlon64 nicht vollständig verdrahtet. 8)
Wer in den Datenblättern zum Opteron/Athlon64 forscht findet auch eine Tabelle zum DDRI, dort sind die Tabellenangaben beim Opteron unvollständig bei 2x200 Mhz Speicheranbindung, wenn ECC/Gepuffert- Speicherriegel genügend da sind, wird der Opteron dann auch mit Speicher "DDR" 400 laufen.

Meinst Du, die zusätzlichen 186 pins gehen für 2 HT-links plus Abschirmung drauf? Wenn der Sockel754 doch nicht für DualChannel-RAM ausreicht, wäre es vielleicht besser, ihn gar nicht erst auf dem Markt zu bringen und nur den Sockel940 zu forcieren, auch wenn er erstmal nicht voll ausgenützt wird.
Denn zum ursprüngliche geplanten Markteinführungstermin der K8-Familie letztes Jahr war DualChannel ja noch gar nicht so "in", aber inzwischen gehts ja fast gar nicht mehr ohne (nForce2, i865 etc.).
Ein Sockel statt zwei wären für die Aufrüstbarkeit aber auf jeden Fall besser.

Es sind sogar mehr als 186 Pins, siehe hier (Quelle TecChannel Printversion):
<img src="http://sledgehammers.gmxhome.de/stuff/hypertransportspecs.jpg" width="600">
Der Opteron hat 3 16 Bit Links, der Athlon 64 2 8 bit Links