itanium - und die nächsten 36 monate

[Treverer]

seitdem es heißt, intel bringe jetzt doch 64bit für p4 bzw. xeon wird viel diskutiert, ob dies das ende des itanium sei. auch hier wurde verteilt auf viele threads manchen dazu gesagt, aber um es zu bündeln, möchte ich das thema erneut eröffnen. nichts besonders neues, nur auf den punkt gebracht. so wie auch in einem anderen artikel. wobei klar ist, nach der idf sehen wir ein wenig klarer...

ich möchte es nochmals erwähnen, weil es in vergessenheit zu fallen droht: amd hat den opteron offiziell als gegner des xeon proklamiert. daran sollten wir uns erinnern in fünf jahren, wenn es den itanium nicht mehr gibt, die opteronen jedoch geld in amds kasse spülen. LOL diese positionierung war von amd so offiziell, wie ihr rating sich auf alte thunderbirdkerne bezieht: also marketing. um überhaupt in den markt eindringen zu können, mußten sie so etwas natürlich sagen.

das bessere ist der feind des guten. nun, da klar scheint, daß der xeon in seiner jetzigen form kein ebenbürtiger gegner für die opteronen-systeme ist, da stürzt sich die meute (=wir! :-) ) natürlich auf neue schlachtfelder: opteron vs. itanium. nur: ist dieser (gewünschte) kampf wirklich ein kampf unter gleichen? ist x86 nicht eine schrott-architektur und der itanium der notwendige bruch, um in leistungsbereiche zu kommen, die bisher unerreichbar erschienen? so habe auch ich gedacht vor zwei jahren - heute sehe ich es anders.

ich liebte assembler-code auf den motorola-prozessoren. und x86 code war mir immer nur eines: grauen. nur: heutzutage kümmert man sich (fast) nicht mehr um solche sachen, denn der compiler hat dieses zu erledigen. das sieht faktisch so aus, daß zumindest ich nicht mehr peile, was für einen code mir ein compiler zurecht bastelt und am code nicht ohne weiteres erkennbar ist, ob es der schnellere, bessere lösungsweg ist. doch zurück zum fight...

ob nun x86-64 (amd64; aa64) inkl. sse2 oder epic-code für den itanium: der compiler bastelt einen code speziell für die jeweilige cpu. wenn man davon absieht, daß mit x86 vielmehr erfahrung (=billige programmierer) zur verfügung stehen, herrscht bei itanium und opteron gleicher zusätzlicher aufwand.

durch den itanium versprach man sich aber soviel mehrleistung, so daß dieser zusätzliche aufwand gerechtfertigt schien. jedoch ist diese "idee" über zehn jahre alt. heute stossen die x86 prozessoren in leistungsregionen vor, die damals nicht denkbar schienen. sie liegen eben nicht welten hinter denen des itanium, nicht einmal bei seiner stärke, der fpu. und man kann nicht einmal argumentieren, dies liege am besonders hohen takt, der nunmal beim itanium weder notwendig sei noch möglich (wobei letzteres stimmt). ja gut, der ipc des itanium ist höher. aber zu welchem preis? was muß man wirklich vergleichen? in meinen augen zeigt sich die effezienz einer architektur und eines prozessors an folgenden dingen (in der reihenfolge entsprechend meiner wertung):

1. der energieverbrauch
1a. die skalierfähigkeit mit der anzahl der cpus (bei mehrprozessorsystemen)
2. die größe des die
3. die größe der caches
4. die geschwindigkeit des rams

punkt 1,2 und 3 sehen schlecht aus für den itanium. und zwar so schlecht, daß in meinen augen die aussage, x86 sei schlechter als epic einfach nicht mehr stimmt. oder anders ausgedrückt: meine meinung von vor zwei jahren stimmt nicht mehr. cray nahm nicht ohne grund keine itaniums... :-)

die frage ist, ob intel etwas ändern kann an dieser schlechten ausgangssituation? das sehe ich nicht. ihr weg ist es, den l3-cache weiter zu vergrößern (wie war das? 24mb im jahr 2005?). genaus, wie sie es beim xeon machten - und damit auch nicht mehr gegenankommen.

wo ist den amd im jahre 2005 (zum ende :-) ) mit den opterons? bzw. welche möglichkeiten gibt es dann für die einfachsten normal-user? man kauft ein quad-opteron board mit vier cpus jeweils mit 3ghz; jede cpu mit eigenem Ram (4 X 2GB DDRII@533); hypertransport-links zwischen den cpus auf 20GB/sec erhöht (na, eher verdoppelt zu jetzt auf über 24gb/s); der energie-verbrauch wird dank 90nm nochmals sinken (und vielleicht durch verbesserung von soi - sie nutzen meines wissens ja noch nicht das optimale 100% verfahren; kann ja jemand nochmals schreiben, wie das hieß.. :-) ); und 2006 mit der neuen fab in dresden und 65nm wird es dann dual-core on die geben...

genau diese zukunft sieht intel drohen - ihr 64bit für xeon ist jetzt die reißleine, da der itanium sich nicht mehr durchsetzen wird können. und - verheerend - eigentlich haben sie schon zu lange gewartet, firmeninterne kämpfe, wie ich woanders ja schon schrieb. genug für jetzt, danke fürs lesen.

[Bokill]

@Treverer

Du magst wohl meinen Strategiethread (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=121172) Strategische Überlegungen64Bit; IBM SUN AMD Intel nicht ;) ...

Nein ist OK so dieser Thread bündelt dies ja auf den Zweikampf Itani(c)um Opteron. Macht dies wesentlich kompakter und zugespitzter ;)

Zu den Fragen:

1. Energieverbrauch
Hmm nun dies ist nicht nur ein Architekturmerkmal, dies hängt auch eng mit der Fertigungstechnologie zusammen.

Tendenziell produziert der Itani(c)um mehr Daten, die Codedichte ist nicht so dicht wie bei X86. In einem Anderen Forum wurde mal gesagt, dass x86 eine Kompressionstechnik sei. Die Bitlänge ist bei x86 variabel. RISC ist da ja starr. EPIC ist in dieser Hinsicht ja auch starr.

In der anderen Hinsicht ist der reine Kern bei EPIC sehr kompakt. Das ganze Gedöns zum Optimieren der Daten (OutofOrder) OoO zur Laufzeit fällt weg.

1a. Skalierfähigkeit Anzahl CPUs (Mehrprozessorsystemen)
Tja da hat sich Intel derzeit selbst ein Ei gelegt. Bislang ist dies noch ein Bussystem und bei mehreren CPUs balgen alle CPUs um Bandbreite, dass EPIC zusätzlich die Daten afbläht ist nicht wirklich praktisch ;)

Allerdings scheint mir dies weniger eine EPIC-Schwäche zu sein, denn Intel könnte immer noch eine spezielle Linkverbindung schaffen.

A. Dumm bleibt aber dabei, dass EPIC immer noch die Daten aufbläht.
B. Und ebenfalls dumm ist, dass ein Itani(c)um mit eigener neuer IO-Schnittstelle garantiert nicht mehr auf bisherige System passt.
C. Ganz fatal wird dies, da Intel eine Langzeitgarantie für den Itani(c)um gab. Es scheint mir, dass sie sich entweder verzetteln werden. Oder aber zu lange auf den alten Buskonzept klebenbleiben. Is auch eine spannende Frage, ob sie ein integriertes Speicherinterface einbauen wollen.

2. Diegrösse
Tja liegt wohl an der Cachelastigkeit.

3. Cachegrösse
Intel hat sich selber in die Cachefalle hereinbugsiert. Allerdings kan sich Intel sich dies auch erlauben, da sie immer technologisch Spitze waren in der Fertigungstechnik. Ihre Rechnung geht dann besonders auf, wenn die Software genau auf die Intel-Bedürfnisse gestrickt wird.

4. Geschwindigkeit RAM
Tja wer bandbreitenfressende CPUs baut, der ist süchtig nach Cache und Ram. Bei dem derzeitigen Trend der immer billiger werdenden Speichergrösse ist dies kein Problem, aber grosser Code ist indirekt ja eine Bandbreitenbremse.

Die Lösung ausd em Dilemma ist meiner Meinung nach Brachiale Rechenkraft, aber dies erzwingt noch viel gigantischere Caches (L3 Cache) und schnellere Speicheranbindungen.
Genau dies ist ja für die Nachfolger geplant, aber grosse Diefläche war nie besonders kostensparend.

Was ich derzeit nicht sagen kann, ist ob die MP-Itani(c)ums untereinander den Cache teilen. Die Opteronen können dies (NUMA) . Tendenziell kann so Cache eingespart werden, dummerweise wird so aber mehr Last auf dem Bus/Link erzeugt

Bei den Speicheranbindungen/Typen wird die Konkurrenz aber nie Welten auseinander sein. Der Markt hat ein Interesse an gemeinsame billige Standards.

Die Lektion musste Intel ja schon lernen ;) (Rambusdesaster)
Möglicherweise könnte man den Itani(c)um als verspätetes RAMBUS-Kind verstehen... denn Rambus versprach ja Bandbreite und MHz satt.

Zu dumm nur, dass die Anforderungen des Marktes anders gelagert waren. Mir scheint dass Intel zu sehr auf Technologie/Patente (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=117877) und weniger auf Konzepte gesetzt hat.

Erstaunlich ist ferner, dass selbst künstliche Marktbereinigung nicht den Erfolg zeigte, wie erwünscht. Denn es gab schon lange vor dem Opteron und Itani(c)um 64Bit CPUs *Alpha (http://h18002.www1.hp.com/alphaserver/index.html)Gedenkminute EV-8einhalt* und HP (http://welcome.hp.com/country/us/en/prodserv/servers.html) PA-RISC (PA 8800) (http://www.lostcircuits.com/cpu/hp_pa8800/) ist ja auch so aus marktpolitischen Gründen eingeschläfert worden.

Wie gut, dass IBM/Motorola da noch ein gewisses Gegengewicht bilden, SUN ist ja auch noch nicht tot mit dem SPARCs und Fujitsu schmiedet da ganz scharfe Schwerter (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=114049) mit dem SPARC V. Und Fujitsu ist ja mehr als eine CPU-Schmiede, di basteln ja auch Dicke Eisen mit anderen Herstellern, zum Teil bappen die auch nur noch das Fujitsulabel rauf, drin ist aber EMC (Storage Spezialist) EMC channel strategy analysis (http://www.theinquirer.net/?article=21567) .

MFG Bokill

[rkinet]

CISC, RISC und EPIC

Das kommt davon, wenn man Ingenieure eine CPU konstruieren lassen, die nie intensiv in Assembler programmiert haben.

CISC wurde ja 'menschengerecht' gestaltet, damit der Programmierer möglichst gut den Überblick noch behält. Als Nebeneffekt durch die 'c'omplexen Instruktionen, welche eh schon von den ersten CPU's gleich (68000 Microcode) in hardwaremäßig handhabbare Portionen zerlegt wurden, ergab sich ein kompakter Code.

Ok, das IA32 Design ist das abschreckenste Beispiel für CISC, aber konnte beim 386 (weitgehend IA32) doch mit gut 300.000 Transistoren in Silicium 'gegossen' werden.

RISC war ein deutlicher Fortschritt, aber der kompakte CISC-Code vereinfacht und beschleunigt im Vergleich dazu auch ungemein viele Aufgaben.

Meiner Meinung nach sind die Intel-Ingenieure mit CISC-Scheuklappen und dem 'viel moderneren' RISC im Hinterkopf an die Arbeit gegangen ohne ein Gefühl für die Beschleunigungs- aber auch Bremseffekte von realem Code zu haben.


Beim Itanium / EPIC finde ich die vielen Register (Erbe von RISC) und die prinzipiell viel einfachere Verarbeitung der Opcodes wegweisend. Als alter 6502, teils Z80, 8051 u.68000, sowie ATMEL AVR (8 Bit RISC) Programmierer stehe ich aber fassungslos vor dem Codeumfang von EPIC. Das konnte nicht gutgehen und der real existierende Itanium ist der beste Beweis. Streng genommem lebt die CPU nur von ihren vielen Registern und dadurch entbehrlich reduzierten Transfers bei kompakten Aufgaben (Mathematik). Auf einem Desktop würde die Kiste völlig einbrechen.

Der Itanium gehört auf den Müll !
EPIC pur ist Murks und kann mit noch so gutem Cache oder RAM nicht zum Leben erweckt werden.

Der Stromverbrauch des Gerätes ist ein Witz und (s. auch Bokill) das Werk ungeeigneter Fertigungsverfahren. Eine CPU auf Centrino-Niveau schluckt bis zu 135W, unglaublich der Murks. Aber der Prescott vs. Centrino-90 nm zeigt, daß Intel keinerlei Wert auf energisch und thermisch optimiertes Schaltungsdesign bei stationären Konzepten legt.

Gut im Rennen um die Zukunft liegt heute das PowerPC-Design und mit etwas Abstand, der AMD64 als CISC/RISC Kombination. Beide haben die nächsten Jahre noch gutes Potential beim Takt, wobei noch die Leitungsaufnahem stabil oder sinken wird.
Gegen SOI-90 nm, SOI-65 nm o. Strained SOI-65 nm und Strained SOI-45 nm hat Intel bis 2007/8 schon lt. eigenen Aussagen nichts zu bieten. Und IBM/AMD kann locker Multi-Core Systeme auf den Markt bringen.
Und ob der Itanium so lange in einer Nische überleben kann ?

[NemesisTN]

Original geschrieben von Treverer
...(und vielleicht durch verbesserung von soi - sie nutzen meines wissens ja noch nicht das optimale 100% verfahren; kann ja jemand nochmals schreiben, wie das hieß.. :-) )...
Gerne doch:
partial depleted SOI und fully depleted SOI... =)

[skyphab]

hi.
dumme frage zwischendrin: in den benchmarks liegt der opteron immer hinter meinem p4 northwood, teilweise sogar weit. wo sind denn die stärken des opteron als server-prozessor? macht der wirklich nur in backendseitig sinn und dann wiederum nur auf servern? ich hab da noch nie dementsprechende benchmarks gesehen?

ich will mich nicht tiefer damit beschäftigen, geht mir nur um den überblick :)

[Ray2k]

@skyphab

DIe stärken des Opteron liegen vor allem bei Multiprozessor Systemen. Da hier der On-Die-Memorycontroller wahnsinnige Vorteile hat.
Er war und wird niemals ein Gegner für den normalen P4 sein wobei er auch hier sehr gut aussieht.
vgl. u.a hier
http://www.anandtech.com/cpu/showdoc.html?i=1818&p=7
Gegen den P4 stehen ausschliesslich der normale A64 sowie der FX(insbesondere ab März mit dem S939)

[Nightshift]

Überblick (http://www.tecchannel.de/hardware/1261/index.html) ;)
Da wird jemand ganz schön zersägt...
Die älteren Benchmarks auf TecChannel sind dann leider Premium.

[Treverer]

Original geschrieben von skyphab
hi.
dumme frage zwischendrin: in den benchmarks liegt der opteron immer hinter meinem p4 northwood, teilweise sogar weit. wo sind denn die stärken des opteron als server-prozessor? macht der wirklich nur in backendseitig sinn und dann wiederum nur auf servern? ich hab da noch nie dementsprechende benchmarks gesehen?

ich will mich nicht tiefer damit beschäftigen, geht mir nur um den überblick :)

von welchen benchmarks sprichst du? von synthetischen wie z.b. sisoft sandra? in den realen anwendungen gibt es doch nur zwei bereiche, wo ein p4 noch mithalten kann: viedo-encoding und...das zweite habe ich vergessen...lol oder kann es sein, daß du einen p4ee hast? da sieht die lage ja etwas anders (=besser) für intel aus. und würde ja auch zum thema passen, da der p4ee ja sowieso nur ein xeon ist. also zurück zur frage, warum ein (nein, mehrere!) opteron besser ist als ein xeon-system: er skaliert besser!

zum einen laufen meines wissens die xeons@3,2ghz auch nur mit fsb533 und sie müssen sie die bandbreite zum ram auch noch teilen (deswegen wurde der l3 dort eingeführt). ich meine, es gibt auch boards, die dies beheben, die sind aber sehr teuer wegen ihrer spezial-lösung. durch den integrierten memory-controller und die hyperlink-verbindung untereinander skalieren die opterons sehr viel besser mit der anzahl der verfügbaren cpus.

tests findest du bei anandtech und aceshardware. wie üblich hängt das ergebnis eines benchmarks auch dort von der software ab. vor monaten z.b. wurde ja mal auf einem vierfachsystem seti getestet, indem jedes seti-programm einer cpu (und dem lokalem ram) fest zugeteilt wurde. so war es wenig verwunderlich, daß die berechnung nahezu viermal in gleicher zeit stattfand (ausnahme: die eine cpu, die für i/o zuständig war - die brachte nur noch 99% der bisherigen leistung LOL). das schafft natürlich kein p4 (auch nicht mit ht :-) ), da dort sich alle ein ram und einen fsb teilen müssen. auf aceshardware findest du unter benchmarks auch spec-werte für multiprozessor-systeme. dort wird deutlich, wieviel besser die opterons sind und auch, daß sie beginnen, an der fpu-leistung der itaniums zu kratzen, wenn ein paar "tuningmaßnahmen" erfolgen...


http://www.aceshardware.com/SPECmine/index.jsp?b=1&s=0&v=1&if=0&r1f=2&r2f=1&m1f=0&m2f=3&o=0&o=1

http://www.aceshardware.com/SPECmine/index.jsp?b=1&s=1&v=1&if=0&r1f=2&r2f=1&m1f=0&m2f=3&o=0&o=1

http://www.aceshardware.com/SPECmine/index.jsp?b=1&s=1&v=1&if=0&r1f=2&r2f=2&m1f=0&m2f=3&o=0&o=1

http://www.aceshardware.com/SPECmine/index.jsp?b=1&s=1&v=1&if=0&r1f=2&r2f=2&m1f=0&m2f=3&o=0&o=1

bei fp leistung fehlt aber dann doch noch viel, aber spec ist ja nicht das maß aller dinge:

http://www.aceshardware.com/SPECmine/index.jsp?b=3&s=1&v=1&if=0&r1f=2&r2f=1&m1f=0&m2f=3&o=0&o=1

http://www.aceshardware.com/SPECmine/index.jsp?b=3&s=0&v=1&if=0&r1f=2&r2f=1&m1f=0&m2f=3&o=0&o=1

http://www.aceshardware.com/SPECmine/index.jsp?b=3&s=1&v=1&if=0&r1f=2&r2f=2&m1f=0&m2f=3&o=0&o=1

http://www.aceshardware.com/SPECmine/index.jsp?b=3&s=0&v=1&if=0&r1f=2&r2f=2&m1f=0&m2f=3&o=0&o=1

[Treverer]

@bokill

doch, den strategieartikel mochte ich sehr. aber hier geht es eben um einen punkt speziell

zu deinen bemerkungen:

1. energieverbrauch (was ja schon vom wort her blödsinn bei mir(!) war)
ob nun architektur- oder fertigungtechnisch bedingt ist ziemlich wurscht für die frage, ob es ein merkmal für die güte einer cpu ist. wenn ein autohersteller keine autos mit gummi sondern nur mit holzrädern herstellen kann (und dessen kisten deswegen nur 130 auf der autobahn schaffen LOL), dann streiten wir ja auch kaum darum, ob es architekur und fertigungsdefizit ist, oder? ;-)

wie dem auch sei: wenn ich fälschlicherweise energieverbrauch sage und stromverbrauch meine, dann soll dies bedeuten: wieviel rechenleistung bekomme ich bei einsatz von wieviel stromleistung. und das frage ich nicht einfach, weil öko in ist, sondern vielmehr, weil daran deutlich wird, wer effizienter arbeitet. z.b. kann man feststellen, daß der itanium2 bei fpu leistung mit weniger takt die opterons zersägt. der ipc ist dort anscheinend höher. doch bringt man den stromverbrauch mit hinein (welcher wiederum ja auch abhängig ist von der anzahl der transistoren = cache größe), dann sieht es doch erheblich anders aus. der itanium2@1500 hat wohl in etwa den doppelten stromverbrauch eines opteron@2000.

schwierig wird es jedoch bei der bewertung, welche cpu den das größere zukunftspotential hat. man kann argumentieren der itanium2 (=das auto mit den holzrädern) habe das größere zukunftspotential, da er weder den hohen takt geschweige denn soi hat. genausogut kann man argumentieren, ein opteron hätte mehr spielraum, weil sich seine guten werte leicht erhöhen lassen durch höheren takt und mehr cache (was nichts anderes bedeutet, als das verhältnis rechenleistung pro stromleistung zu verschlechtern). die frage ist also, wie man "fortschritt" messen definiert, wo man überhaupt hin will in einer entwicklung. meine persönliche wertung sieht halt so aus, daß ich bevorzuge, wenn mehr rechenleistung aus weniger stromleistung gewonnen wird. genau davon ist intel jedoch weit weg - beim prescott ebenso wie beim itanium. warum?

ist eigentlich ganz simpel und psychologisch klar: sie sind als marktführer diejenigen, die den weg angeben und alle anderen müssen sich nach ihnen richten. denken sie zumindest. sie haben als erstes im blick ihre cpu mit einer entsprechenden leistung - egal was es (anderen) kostet, welchen finanziellen und technischen aufwand andere treiben müssen. als marktführer bestimmen sie, den anderen bleibt nur "friß oder stirb". das wäre so, als würde ein automobilbauer einen motor herstellen, der nur mit bestimmten benzin fährt und spezielle straßen benötigt - weil er nur sein produkt im auge hat, die (markt-)realität interessiert ihn nicht.

rambus war so ein beispiel, btx-boards ist so ein beispiel, energieverbrauch war und bleibt so ein beispiel. als markführer willst du die welt bewegen durch macht (= verschwendung steigern) - als david versuchst du es mit köpfchen, indem du die bestehenden verhältnisse besser für dich nutzbar zu machen (=effizienz steigern).

gemein ausgedrückt: intel ändert spezifikationen, damit die realität sich den bedürfnissen ihrer cpus anpaßt, amd ändert die cpu. nicht irgendwo, sondern an den entscheidenen schwachstellen: hoher stromverbrauch und anbindung an den langsamen arbeitsspeicher. letzteres problem geht intel ja auch an, weil sie es auch als entscheidendes sehen. doch sie verlangten rambus, verlangen jetzt ddr2 und sie erhöhen den cache auf dem die (= höherer stromverbrauch). hat schon mal jemand richtig darüber nachgedacht, was die hammer prozzies für gurken wären ohne integrierten memory controller? und wieso wurde noch niemals gefragt, ob dual-core-on-die nicht auch heißt, dual-memory-controller? weil die ram anbindung (vor allem latenz) doch der größte schwachpunkt war, ist, bleibt - ddr2 ändert gar nichts daran...

um gerecht zu bleiben: als marktführer muß intel auch die rolle des leitwolfes übernehmen. das ist der preis des herrschens. ebenso, daß amd natürlich von dieser führungsrolle auch profitiert (= schmarotzt) - wenngleich sie sicher froh wären, wenn sie mal endlich 30% markanteil hätten und selber führerschaft übernehmen. upps, haben sie ja gerade bei amd64 - hmm, der leitwolf hat geschlafen bzw. die realität wollte wiedermal nicht so, wie die böse, dunkle, unlustige macht es wollte. so ist das leben, voller überraschungen..heul doch intel...fett geworden und behäbig...sollten sich mal endlich wieder besinnen auf technische qualifikation und nicht auf manager- und marketing-entscheidungen. mal sehen, vielleicht überraschen sie uns ja alle am 17. aber ich glaube nicht an die v-waffe. haben schon mal versagt :-)))

[i_hasser]

Der Takt ist bei verschiedenen CPUs eigentlich weitestgehend egal. Intel macht es doch vor, der P4 läuft auf 3.4GHz und den Itanicum würde man sicher nicht über 2GHz bekommen. Mit der Architektur bestimmt man wie schnell die CPU läuft.

Gutes Beispiel ist der K5 (;)@Bokill) - rein technologisch gesehen war der K5 seiner Zeit und dem Pentium1 um längen voraus, selbst der K6 hat nicht die IPC geschafft und der PMMX (der einen PPro Kern hatte) auch nicht.
Das Problem der Sache war eben nur, dass die K5 Architektur zu komplex war und so konnte man das Ding nicht gut takten. Ich hab meinen nicht über 143MHz hinausbekommen, und auch da nur instabil.
Intel konnte den P1 (der noch ein reinrassiger CISC war und technologisch meilenweit hinter dem K5 hinterher war) allerdings locker auf 166MHz Takten, und den P1MMX dann auch über 200MHz.
Da hat dem K5 die Technologie einfach nix genutzt. Ich denke (rein technologisch) kann man die Effizienz einer Architektur eher mit IPC*(max. Taktrate) darstellen (bei gleichen Fertigungsverfahren).

Und da sieht die Geschichte Opteron<->Itanium schon wieder wesentlich anders aus.

Nur ist es beim Opteron daneben eben wirklich die verdammt gute Skalierbarkeit. Wenn du einen Hochleistungsrechner bastelst hast du verschiedene Möglichkeiten. Du kannst viele CPUs auf einem Board zusammentackern und du kannst viele kleine Cluster Systeme schaffen.

Ersteres hat den Vorteil dass sich damit auch bei zeitkrittischen Dingen und von einander abhängigen Dingen gute Leistung erzielen lässt. So profitieren eben viele Dinge von SMT oder SMP. Der große Nachteil ist die Skalierung - du verschenkst irgendwo Leistung.

Die 2. Variante hat den Vorteil, dass du bei massiv parallelisierbaren Sachen (zb. Rendering eines Films) keine Leistung verschenkst. Dafür kannst du die Lösung bei zeitkrittischen Sachen vergessen, weil es einfach zu lange dauert bis ein Cluster seine neue Aufgabe erhalten hat usw.
Inzwischen nutzt man bei Clustern schon propritäre Verbindungen mit deutlich über 1GBit/s - bei 2 Nodes mag das ausreichen, aber bei 1024 Nodes werden auch 10GBit/s knapp.


Insgesammt ist die 1. Variante günstiger, schöner und einfacher. Das liegt einfach daran, dass die einzelnen CPUs hier in der Kommunikation näher beeinander liegen. Das ist immer von Vorteil.
Dann ist da aber eben der Nachteil mit der Skalierbarkeit - ich hab das für eine Facharbeit irgendwann mal rausgesucht, ein 64x PA-RISC liefert beispielsweise nur ca. die 45fache Leistung eines einzelnen PA-RISC. Da arbeiten 19 CPUs umsonst.

Der Opteron dreht den Spieß einfach um, ein Quad oder 8fach Opteron gespann liefert teils mehr als die 4/8fache Leistung einer einzelCPU.

Wenn du jetzt zb. 1024 8fach Opteron Nodes clusterst hast du immernoch vergleichsweise recht wenige Cluster (10240 Nodes sind keine Seltenheit), die dafür jeweils doch eine recht beachtliche Rechenleistung liefern.
Damit kannst du zeitkrittische Aufgaben einzeln Lösen und im größeren Zusammenhang ergibt sich sowieso öfters die Möglichkeit zu parallelisieren.


Oder um das nochmal zusammenzufassen: Ein Opteron wird von einem P4/Xeon oder einem Itanium überholt.

4/8 Opterons zersägen dagegen so ziemlich alle 4/8fach Xeons und Itaniums.

[Treverer]

na, beim xeon mag das zwar stimmen, aber beim itanium nicht.

und natürlich skaliert auch ein opteron mutliprozessor-system nicht mit über 100%, wie deine aussagen suggerieren...

[i_hasser]

Je nach Anwendung schon, weil die Speicherperformance mit mehreren CPUs ansteigt ;)
Mal vom Cache abgesehen - wenn die eine CPU etwas macht wo man viel Rechenleistung braucht und die andere was wo man viel Cache braucht würde sich das ideal ergänzen. Natürlich ist das die Ausnahmen, auch der Opteron wird im Schnitt nicht mit 100% skalieren... aber doch deutlich besser als Itanium und Xeon.

[Treverer]

das ist schon erheiternd: ich habe mir dann doch mal wieder heute die c´t gekauft, und was finde ich da? ein vergleich der verschiedenen prozessoren nicht nur in der rechenleistung sondern im verhältnis zum stromverbrauch. nur ein ausschnitt:

energiebedarf [Wh]
p4ee@3,2 5,9
p4e@3,2 8,9
a64 3200+ 3,7
axp 3200+ 6,0

genau das ist es, warum ich die hammer cpus für besser und effizienter halte. das prescott ergebnis ist verheerend. jetzt hätte ich solche tabelle auch gerne mal für den pentium M und via c3 gesehen. ich denke, wegen soi liegt amd da immer noch vorne...

ich glaube ct nahm nur die povray-werte und dort hatte der a64 den vorteil, in 64bit zu laufen. und dort sah der prescott besonders schlecht aus. aber trotzdem: die tendenz ist klar. ich finde auch lustig, daß deutlich wird, daß der athlon xp und der northwood auch hier auf ziemlich gleichem niveau lagen und amd dann mit den hammer cpus einen riesen schritt nach vorne machten...

[rkinet]

Original geschrieben von Treverer

energiebedarf [Wh]
p4ee@3,2 5,9
p4e@3,2 8,9
a64 3200+ 3,7
axp 3200+ 6,0



Leistungsdichte:
p4e @3,2 ca. 90 W/cm2
a64 - 130 ca. 50 W/cm2 max.
a64 - 90 ca. 60 W/cm2 max. (115 mm2 / 70 W max. / 3,5-4 GHz!?)


Nehme Wetten an bzgl. Intel / 65 nm ... (Mein Tip: 150 W/cm2)

[pipin]

Weils hier so schoen herein passt mal der Paradigmenwechsel des Itanic am Beispiel der Analysten von Gartner:

Oktober 2002
http://techupdate.zdnet.com/techupdate/stories/main/0,14179,2884970,00.html
"Gartner strikes at Yamhill, drives nails into Hammer's coffin"

Geistige Urheber unter anderem George Weiss und John Enck

" In AMD's case, the analysts don't believe the Opteron meets any of the criteria for new processor adoption--application vendor enthusiasm, server vendor commitment, server vendor enthusiasm, or and customer enthusiasm. Even with OS support from Windows and Linux, unless there's a change in those critical aspects of Opteron's ecosystem, I am standing by my previous assessment: that when it comes to enterprise computing, Opteron is going to be a dud."

*Hust* Na wuerde jemand nach deren Empfehlungen sein Geld anlegen? *noahnung* ;D

4. Februar 2004

http://www3.gartner.com/DisplayDocument?doc_cd=119609

HP's Choice of Opteron Chip Will Roil the Server Industry



Autoren: John Enck | Andrew Butler | Adrian OConnell | Martin Reynolds | George J. Weiss (irgendwie kommen mir ersterer und der letzte bekannt vor ;D )

"Gartner has long believed that a market opportunity exists in the space between IA-32 processors and Itanium server technology. Technologically, AMD’s Opteron processor neatly fits this space." (long = was kuemmert mich mein Geschwaetz von gestern)

*motz*

Dank an dieser Stelle an kpf aus dem AMD Boersenboard fuer die Weitergabe der Links :)

[rkinet]

Wenn der Wert noch in den Büchern bei Intel steht, müßte eigentlich abgeschrieben werden.

So einfach will wohl niemand diese Investitionsruine zugeben.

Tippe mal, sobald Chief Barret (64) in Rente geht, wird der Itanium auf Sparflamme gesetzt. Und ihm eben die 1 Milliarde in die Schuhe geschoben.


Der Itanium ist ein Produkt, daß die Kundschaft nicht will.
Die Xeon 64 werden auch bzgl. Geschwindigkeit vs. Itanium im Laufe von 2004 den Chip überholen.
Intel müßte beim Itanium technisch und im Design (Codegröße) nachrüsten, aber es will und wird wohl keiner mehr Geld dafür i.d.Hand nehmen.


IBM, AMD etc. zeigen, daß 'normale' CPUs auch Aufgaben von Großrechnern erledigen können. Wozu dann noch ein anderes Design ? Schneller als schnell geht nicht, und die Rechenergebnisse eines Itanium unterscheiden sich nicht von eim G5-Cluster.


Fazit: In 36 Monaten ist der Itanium im Museum.

[Opteron]

Jo Geschichte ist was Schönes, Danke nochmals an Pipin für die Links.
Mein Favorit :

The analysts were equally bearish about Yamhill, but for different reasons. Intel's entry into the hybrid space could legitimize the 32/64 hybrid approach which, based on the enthusiasm for Opteron, currently has limited legitimacy. At a time when Intel is determined to buck analysts' estimates for IA-64's market penetration, the last thing that Intel will want to do is cannibalize Itanium's chances of success with architecture. For that reason, Enck and Weiss say Yamhill will never see the light of day.

Tja ... war wohl nix.
Aber ich denke der Itanium wird nicht komplett verschwinden, im Großrechnerbreich hält er sich auf alle Fälle, schon alleine weil HP ihre eigene Linie aufgeben und Alpha "dank" dem Verkauf (über den ich mich immer noch aufregen könnte) ja bei Intel gelandet ist. Ich denke die ex-DEC ingenieure zimmern da schon eine "vernünftige" CPU zusammen. Wobei das Beste dabei wohl ein Alpha mit IA-64 Kompatibilitätsmodus wäre ;)

ciao

Alex

[Crashman]

Ich würde den Itanium auch nicht abschreiben. Im Moment bringt er es noch nicht wirklich, aber in 2-3 Jahren und mit ordentlich Alpha Technologie wird er noch zum Biest werden. Vorausgesetzt, das Projekt wird vorher nicht gestoppt.

MfG

[i_hasser]

Naja, ich seh das nicht so optimistisch - in 2 bis 3 Jahren wird der Itanium hoffnungslos veraltet sein, und dann helfen auch nochmal verdoppelte Caches nichts.
Der Itanium wird noch zum Monster - aber nur zum Cachemonster (ok, isser ja schon *buck*), Leistungsmäßig wird da denke ich kein Quantensprung passieren.

[Crashman]

Die Frage ist ja, wieviel bis dahin von der jetzigen Architektur noch übrig ist. Mit einer verbesserten Architektur lässt sich da doch einiges machen :)

MfG

[rkinet]

http://www.theregister.co.uk/content/51/35654.html

Intel confirmed it will bring 64-bit technology to the desktop when Microsoft ships the next major version of Windows, codenamed 'Longhorn'.
And it is likely to bring the recently announced AMD64-like "64-bit extensions" system to the mobile market in the same timeframe, company representatives said today.


Also: grob 2006


Der Itanium wird zum Rand-Ereignis werden ...

Ein Riesenproblem sehe ich auch bzgl. Itanium auch in der Programm-Entwicklungsumgebung.
Zur Erstinstallation kann man den Itanium-Server ja verwenden, aber wie testet man Programmänderungen ?

Sein Platz wird wohl eine RISC-CPU, für begrenzte Anwendungsfälle.
Ob der Chip-Gigant Intel sich mit dieser Nischenaufgabe beschäftigt, ist aber fraglich.
Man sollte den Itanium und den Alpha-Trupp auslagern, einige Jahre finanziell stützen und dann müßte die Kiste, nur noch in Intel-Anlagen gefertigt, sich am Markt behaupten.


Schon 2004 wird aber ein x86-64 Xeon mit rund 3.5 GHz wohl in vielen Bereichen die heutigen Itaniumsystem ausstechen, ebenso natürlich die schnellsten Opterone.
Der PowerPC hats ja schon diese Woche gepackt.
Schlecht fürs Image/Marketing.

[Treverer]

so, ich möchte mal wieder ansetzen mit einer zusammenfassung, die ein paar dinge auf den punkt bringt. natürlich nur meine 2cent...

intel folgt also amds spuren und bringt nun x86-64. und zwar voll kompatibel zu amd. das heißt zuallererst einmal, daß alle sich geirrt haben, die dies für unmöglich hielten. der druck auf intel und dell muß also ernorm gewesen sein. finaziell ist er es nicht - siehe gewinne. aber anscheinend technologisch. so wie ich es bereits im ersten post sagte, ist der aufsprung auf den amd64 zug die reißleine, die halt bisher versucht wurde zu vermeiden. intel sah, daß sie dem hammer prozzies nichts entgegen setzen konnten. beweis: wäre der prescott nicht so ein debakel, dann hätte es den jetzt vollzogenen schwenk nicht gegeben. würde der prescott dieses jahr noch locker auf 4ghz kommen, ohne so einen stromhunger zu habe wie jetzt, dann hätte es solch einen 17.2.2004 nicht gegeben. es ist die reißleine - und marketing rauchbombe zugleich. wieso?

wenn ich sage, intel kann dem hammer nichts entgegen setzten, dann wissen wir hier alle, daß der grund ja nicht die 64bit sind, sondern vielmehr soi, memory controller, hypertransport. D A S sind die gründe für den erfolg des hammers bisher und für die zukunft auch, wie ich versuche zu zeigen. warum also sollte intel dann amd64 einführen, wenn es doch gar nichts bringt, wenn der erfolg amds auf anderen gebieten ruht? nun, als schwächeres argument ist image bzw. marketing zu nennen: der normale user weiß ja nicht, daß es nicht die 64bit fähigkeit ist. wann immer also opteron/athlon64 eine prescott in den hintern tritt denkt sich der normale mensch (als leser normaler hardwaretester, die eben auch teilweise zu billig denken), es liegt an 64bit (für diese vereinfachung gibt es unzählige beispiele). dieses argument zeigt auch erneut, wie schlau der weg der amd-techniker war, nicht nur einfach 64bit ranzuflanschen, sondern dies so zu machen, daß so gut wie immer mehr leistung dabei heraus kommt (zusätzliche register) - damit das image stimmt.

doch nun zu dem wichtigeren grund, warum intel den 64bit pfad geht, obwohl es ihnen eigentlich nichts bringt (warum nicht, dazu später mehr): der grund ist windows64. eigentlich finde ich ist jedes wort überflüssig, da es so offensichtlich ist. m$ bringt ein neues os, welches noch besser, schneller, bunter, geiler, lustiger, erregender ist - kurz: das jeder haben will. und es läuft nur auf amd prozzies? sorry, sagt der user, das ist mir doch wurscht - ich kaufe einen pc mit betriebssystem, egal ob da intel drin ist oder nicht. der user kauft ja sogar nicht mal mehr einen pc - er kauft windows. auch nicht wegen m$ - sondern wegen SPIELE, VIDEO, SEX - kurz: SPAß (man da hatte ich doch schon mal ein posting zu? thema fortschritt - warum? *grübel* ich muß lernen, wie bokill zu arbeiten...). wenn linux es bietet - okay. wenns auf einem apple läuft - okay. amd oder intel prozessor - egal. doch genau das wäre für intel veheerend. schlim genug, daß sie technisch kaum hinterherkommen - aber ein os, welches jeder käufer will anstatt das alte doofe windows xp -, welches nicht mehr auf ihren prozzies läuft wäre der einbruch gewesen. ist klar, was ich meine, denke ich...bei soviel worten :-)

weg wieder von der motivlage zur folgeanalyse...

jemand schrieb, es sei gut und schlecht zugleich für amd. schlecht, weil das alleinstellungsmerkmal jetzt fehlt. ist klar, was er meint - aber dennoch ist es natürlich gerade gut, daß amd64 keine alleinstellungsmerkmal mehr ist. sonst hätte amd den weg genommen wie z.b. apple, die heute nur nicht den markt beherrschen, weil sie das clonen gekillt haben. ich will es klar sagen:

DURCH INTELS SCHRITT IST x86 FÜR DIE NÄCHSTEN ZWANZIG JAHRE DOMINANT!!!

vielleicht noch länger, wer weiß. jedenfalls ist damit auch amds zukunft gerettet. deswegen knallten gestern die sektkorken bei ihnen.

wenn analüsten (geiles wort, hört sich an wie das wort "kinderschänder" :-) ) meinen, es gab platz zwischen ia32 und itanium (oder auch anderen 64bittern), dann sollte man das wirklich biologisch sehen: da war eine nische, die unbesetzt war. das dumme ist hier aber: mit dem schritt von intel wird aus dem nischenplatz der standard; biologisch: die neue spezies breitet sich aus. widerstand ist zwecklos - sie werden assimiliert...

der itanium ist zum nischenprodukt geworden - und wenn er da nicht rauskommt, dann ist er bald tot, weil ihn andere (z.b. ibm) an die wand drücken werden (wegen technologischen rückschritts).

nun gut, intel und amd werden also den pc (windows) markt weiter gemeinsam bedienen, weil intel das feld nicht amd überlassen wollte. also alles beim alten, wie seit 486er zeiten? nein, im gegenteil.

amd läuft nicht mehr hinterher, sondern intel. über ein jahr rückschritt sind enorm. reißleine heißt ja auch immer probleme, verwerfungen, ärger - alles intern und wir bekommen wenig davon mit. intel bleibt nun zwar kunden-kompatibel - aber damit bieten sie immer noch nicht die l eistung wie sie amd bietet. die xeons sollen zwar schnell 64bit-fähig werden, aber beim prescott nochmals ein halbes jahr warten macht es nicht besser. warum eigentlich warten? etwa, weil x86-64 code beim prescott den ipc erhöht und er bei gleichen takt noch mehr strom frißt? oder ist x64-64 code bei den intel prozessoren nicht so effektiv besser als bei amd - z.b. wegen hyperthreading? ich denke, niemand von uns hier erwartet, daß intel mit 64bit code aufholt, was sie bei 32bit nicht schaffen. d.h. aber, daß amd leistungsmäßig immer noch mehr davon profitiert, wenn 64bit software rauskommt, als intel davon vorteile hat.

anders, zusammenfassend ausgedrückt: amd hat gestern nur gewonnen, intel dagegen nur schadensbegrenzung betrieben.

[rkinet]

Glaube der Hauptfehler bei Intel war Architektur und GHz, statt kompatibles Multi-Core.

Wenn man, ab 65 nm ? / 45 nm ? , viele CPU-Kerne parallel fertigen kann, verlieren GHz und Architektur an Bedeutung.


IBM machts beim PowerPC (und XBOX2?) schon vor, Intel plant es für den Itanium.

Erst wenn diese Dinger aber wirklich preiswert sind, werden sie sich durchsetzen.
Der PowerPC and AMD haben das Zeug dazu, der Itanium aber nicht.

[Treverer]

Schon 2004 wird aber ein x86-64 Xeon mit rund 3.5 GHz wohl in vielen Bereichen die heutigen Itaniumsystem ausstechen, ebenso natürlich die schnellsten Opterone.
Der PowerPC hats ja schon diese Woche gepackt.
Schlecht fürs Image/Marketing. [/B]

???

du meinst doch nicht, die xeon system würden die opterons ausstechen, sondern die opterons die itaniums? deutsch schwere sprache...

[Bokill]

@Treverer

Gute Leistung! Deswegen mag ich ja P3D... hier ist eine echte Ideenschmiede (http://www.planet3dnow.de/artikel/diverses/kol200402/) ...

Auch das Fazit, dass X86 vermutlich für die nächsten 20 Jahre sicher am Markt bleibt ist einfach schlicht bestechend!

Viele mögen x86 hassen, aber intel hat sich selber nicht an sein Mantra gehalten ... Die Geheiligte Kompatibelität

x86 hat dazu einen ganz hintertückischen Vorteil gegenüber allen bisherigen Instruktionssätzen, und da zitiere ich "zeckensack" aus dem Forum 3D Center


...
Ein großer Vorteil von x86-Code ist die variable Instruktionslänge, der Code ist dadurch sehr kompakt und spart somit Bandbreite und Cache-Größe.
Der offensichtliche Nachteil ist die Notwendigkeit zur Dekodierung, das Silizium dafür ist allerdings bereits in den Prozessoren vorhanden, womit das Problem als gelöst betrachtet werden kann.
...
Man kann x86-Code mit gutem Gewissen als "transparente Code-Kompression"
...

Im Thread 'nativen' x86 Code (http://www.forum-3dcenter.org/vbulletin/showthread.php?s=&threadid=109240)

Die eine Überlegung für den CISC Instruktionssatz war ja möglichst geizig mit Speicher umzugehen. Während RISC definierte meist gleiche Befehlslängen hat (auch EPIC (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1446525&highlight=WhoW#post1446525) ). CISC (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&action=showpost&postid=1259757) ist sehr variabel. AMD hat diesen AMD64 Instruktionssatz nicht nur erweitert, sondern auch entmistet (eine bisher unbeachtete Kleinigkeit). CISC AMD64 ist deswegen etwas RISC-ähnlicher geworden. Die Decodereinheit für AMD64 ist daher langfristig tendenziell noch leistungsfähiger...

Ich spinne mal...
Wenn irgendwann der Markt zu fast 100% AMD64 verwendet, dann halte ich es für denkbar , dass die alte Kompatibelität für 32 Bit aufgegeben wird.
Erste dezente Bemühungen (WoW64) (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=130080&highlight=Gate+A20) sind ja zu erkennen. Die herkömmliche FPU-Einheit soll langfristig durch SSE (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1293955#post1293955) ersetzt werden... da sind intern bei AMD bestimmt langfristige Überlegungen (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=109777) gemacht worden ;)

um einen alten Spruch der c`t mal aufzuwärmen... wer Neues schafft, muss auch Brücken da zu bauen (vielfacher c`t Kommentar zum Microchanneldesaster von IBM).
...
Aber was geschieht wenn das Neue Standard ist? Dann können doch die alten Brücken eingerissen werden, da die doch eh Niemand mehr beschreitet?!

Gedenkminute für Gate A20 und andere "Kleinigkeiten"

Nun den Itani(c)um schreibe ich persönlich nicht ganz ab, die Frage ist:
"Wie viel ist intel bereit da noch weiter Geld darin zu versenken? "
Für Spezialanwendungen hat EPIC seine Berechtigung, in abgeschlossenen Segmenten auch (HP-Drucker). Is ja auch nicht das erste Mal, das aus einem geplanten Konkurrentenkiller eine Low-Budget CPU wurde. Aber selbst bis dahin muss der Itani(c)um noch einen langen Weg gehen.

Aus Marketingtechnischen Gründen dürfen sie gar nicht den Itani(c)um schnell abschreiben. Dies schädigt den Ruf von Intel nachhaltig... denn ein ungeschriebenes Gesetz ist ja auch, dass Intel auch antike Hardware lange noch mit Ersatz beliefern kann.

Intel hat nun diverse Kröten geschluckt, aber dies waren noch lange nicht alle Kröten. Für mich brennt sich immer mehr die Frage ein, wie Intel sich die Zukunft der Busse/Systemverbindungen vorstellt. HTr (http://www.planet3dnow.de/artikel/diverses/ht/index.shtml) (Artikel) (P3D Newsmeldungen Artikel 1. (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1468799#post1468799) 2. (http://www.planet3dnow.de/vbulletin/newreply.php3?s=&action=newreply&threadid=142952) ) zeigt immer mehr weitere Defizite Intels. Und deswegen ist die Analyse von Treverer gar nicht hoch genug einzuschätzen.

Ein Mysterium ist mir immer noch die verzögerte angekündigte Markteinführung des Xeon-Prescotts mit eingeschlteter AMD64 Funktionalität. So treiben sie die Kundschaft förmlich zu AMD?! Könnte aber auch eine ganz perfide Methode sein AMD einen schlechten Ruf zuzuschanzen. Frei nach dem Motto: "Nette Technologie aber liefern können sie nicht".

Mal schauen wer in einem Jahr bei intel noch den Kopf auf dem Hals trägt.

MFG Bokill

[Treverer]

habe schon lange einen artikel angefangen zum thema skalierung von cpu ;D

werde nur niemals nicht fertig 8-( *lol*

[derDUKE]

Original geschrieben von Bokill

Ein Mysterium ist mir immer noch die verzögerte angekündigte Markteinführung des Xeon-Prescotts mit eingeschlteter AMD64 Funktionalität.

Original geschrieben von Treverer

der grund ist windows64.

m$ bringt ein neues os, welches noch besser, schneller, bunter, geiler, lustiger, erregender ist - kurz: das jeder haben will. und es läuft nur auf amd prozzies?


Eine interessante Frage von Bokill und eine (teilweise) Antwort.

Die Frage stellt sich tatsächlich, da ja Intel dafür bekannt ist, dass sie keinen Marketinggag ungenutzt lassen, um ihre "Spitzentechnologie" zu verkaufen. Was läge da näher, als die AMD64 jetzt freizuschalten und für den Presskot die große 64-Bit Werbetrommel zu rühren? Meinetwegen mit einer eigenen 64Bit Wortschöpfung. Man muss dem DAU ja nicht sagen, dass das AMD-Technologie ist.

Fakt ist, AMD hat eine CPU entwickelt, die von vorne herein auf AMD64 ausgelegt und optimiert war. Deshalb ist zu erwarten, dass die CPU-Effizienz im 64Bit Modus mit ausgereiften Treibern und optimierten Anwendungen noch weiter steigt. Aktuelle Far Cry Benches bestätigen dies. 8)
http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=146975

Intel hingegen musste irgendwann reagieren und hat in ein bereits entwickeltes Prozessorlayout, welches eigentlich nie dafür vorgesehen war, die AMD64 implementieren müssen - sozusagen als Kompatibilitätsmodus.

Während die Athlon64 gegenüber den alten Athlon XP selbst im 32Bit Betrieb bei gleichem Takt ein höheres Rating erreichen, ist der Presskot gegenüber dem Northwood bei gleichem Takt fast im Nachteil. Meine Vermutung ist, dass die Effizienz des Presskot mit eingeschaltetem AMD64 noch schlechter ist (s.o.). Aber irgendwann muss er Farbe bekennen. Unter Win32 läuft der Athlon64 im Kompatibilitätsmodus. Spätestens die Einführung von Win64 zwingt den Presskot in den Kompatibilitätsmodus. Dann erst wird er sein wahres Waterloo erleben.
Und eben dies will Intel so lange wie möglich hinauszögern. Sonst hätte man die 64Bit Far Cry Demo auch jetzt schon auf dem Presskot laufen lassen können und dann hätte wohl selbst THG den Presskot in der Luft zerrissen (und die Seite nach 1 Stunde wieder vom Netz genommen).:]

dD

[Treverer]

ja, daß ist die große frage, wie gut der prescott unter 64bit läuft. wieso 40mio transistoren nur für 64bit? kaum vorstellbar. und wie heiß wird er dann? es ist wohl einfach so, daß der prescott noch gar nicht so weit ist und die noch weiter an ihm rumbasteln müssen. ist ja auch die frage, wie sie es implementiert haben. das hyperthreading und 64bit sich nicht gut vertragen erscheint mir immer wahrscheinlicher. nicht, daß es nicht läuft, aber ich habe so eine ahnung, daß beides sich gegenseitig etwas nimmt von der leistungssteigerung (als beispiel: jeder für sich 15%; zusammen aber nur 25% leistungssteigerung; so etwas meine ich). der cache und die bandbreite leiden definitiv mehr als beim hammer. die lange pipeline...hm, ist sie bei 64bit noch problematischer? viele fragen offen, einfach weil die architektur so anders ist.

aber lange warten müssen wir darauf nicht, den die xeons werden ja viel eher frei geschaltet sein.

p.s.: ich habe mir doch mal wieder thg (engl.) angetan: was da geschrieben wird über intels schritt...tztztz...entweder ich kann nicht genug englisch und habe alles falsch verstanden, oder das sind deppen...

[Opteron]

Jaja, die alpha Jungs ... wenigstens etwas brainpower und nicht nur Heizleistung bei Intel : Nach Montecito, stellte Fister im Gespräch mit c't dar, soll der vom ehemaligen Alpha-Team entwickelte Tukwilla fertig sein, mit vielen Kernen und einem integrierten Memory-Controller. Die kleine DP-Version geht als Dimona ins Rennen.
Quelle : http://www.heise.de/newsticker/meldung/44801

da wirds dann langsam auch für den Itanium interessant ...

ciao

Alex

[Bokill]

@Opteron
Zumal dort indirekt von einer anderen Systemverbindung die Rede ist.


...
Nach Montecito, stellte Fister im Gespräch mit c't dar, soll der vom ehemaligen Alpha-Team entwickelte Tukwilla fertig sein, mit vielen Kernen und einem integrierten Memory-Controller. Die kleine DP-Version geht als Dimona ins Rennen.
...

http://www.heise.de/newsticker/meldung/44801

Integrierter Speicherkontroller und frische Systemverbindung... von woher kennen wir dies denn?
(Wobei die Systemverbindung eine Vermutung ist, denn integrierte Memory-Controller sind eine schwerwiegende Designänderung, garantiert inkompatibel zum bisherigem)

Wer weiss, möglicherweise ist in 2 Jahren mit einem Systemverbindungskonzept von intel zu rechnen, die AMD schon mit dem Hammer vormachte ;)

Alles Mäkeln seitens intels über die so "unflexible" Integration eines Speicherkontrollers (was ja auch wahr ist) und auch die doch nicht so bedeutsame Systemverbindung HTr ist deswegenn seit gestern obsolet.

Wer weiss, könnte aus Kostengründen gar möglich sein, dass ein P4 Nachfolger irgendwann den gleichen "Bus" nutzt wie der Itani(c)um( Nachfolger ). Die aktuellen Itani(c)ums laufen ja auch auf Boards die den HP8800 RISC nutzen...

MFG Bokill

Nachtrag: Nachfolger ergänzt! Warum sollte später nicht des gleiche Systemprotokoll genutzt werden? Systemverbindungen wachsen ja auch nicht beliebig auf den Bäumen und brauchen dann nur noch gepflückt werden.

[rkinet]

Dürfte teils zutreffen.

Intel hat aber die Version II des alten RAMBUS-Konzeptes wieder aufleben lassen.
Sehr schnelle CPU (?) zu RAM-Chip Verbindungen.

Sieht aber wieder wie eine Insel-Lösung aus.


Intel scheint aber den Itanium nicht aufgeben zu wollen.
Ein schnelles und breites RAM-Interface können den Nachteil des riesigen Codes wieder kompensieren.

Aber, Intel muß zunächst am Strombedarf seiner Chips durch andere Fertigungskonzepte arbeiten, denn BTX & Co. sind nicht die Zukunft, wohl auch aus Sicht der Käufer.

[HenryWince]

Wenn ich an Tukwila denke komme ich auf Joel Emer und damit auf EV8. Key Features des EV8 Designs waren:
1) Symetrical Multi Threading (4 Fach)
2) integrierter MC (damals Rambus)
3) 4 Links für Glue-Less-Multiprocessing
4) einen seperaten IO Port (=> Southbridge Port)

So nun was zum NextGen Itanium bekannt ist:

- Multicore & SMT
- Codedensity worse that Alpha

Das läßt eigentlich nur einen Schluss zu: Ein Multicore-Itanium benötigt entweder noch viel mehr Cache ODER eine wesentlich breitbandigere Memory Anbindung.

Zweiteres ist wahrscheinlicher:
* auch bei 0.65um würden die benötigten Cache-Strukturen riesig und er Stromverbrauch dementsprechend.
* die aktuelle Systemschnittstelle limitiert nicht nur die Memorybandbreite sondern auch die Node-Interconnect-Bandbreite
* Intel interessiert sich auffällig für eine schnelle Memory-Technik (Siehe Intel Vorschlag für eine neue Memory Schnittstelle die sogar an etablierten Standardisierungsgremien wie JEDEC vorbei geht)

Ich tippe darauf, dass Intel bis Montecito das bekannte Itanium Sockel-Format beibehält (max. werden sie wohl noch den FSB etwas pushen) und danach eine radikal andere Systemarchitktur kommt. Mal sehn wieviel vom EV8 darin enthalten ist ;-)

[Bokill]

Ja ja...

@HenriWince ;) ;) ;)

MFG Bokill

[rkinet]

Wenn heute schon 32 Bit beim Itanium emulierbar ist, könnte doch auch x86-64 gehen ?

Böser Gedanke, ich weis, aber Intel hat sich immer vorgenommen und die Tage nochmals bestätigt, daß der Itanium so 2007-2010 auf Preisniveau Xeon runter soll.

Der Mehraufwand für x86-64 statt 'nur' x86 als add on kann ja nicht die Welt bedeuten, oder ?


Bem: Bevor sie solche Sachen umsetzen können, müssen sie entweder ihren Chips den Stromhunger abgewöhnen oder die Käufer fanatisieren.

[Opteron]

Original geschrieben von rkinet
Der Mehraufwand für x86-64 statt 'nur' x86 als add on kann ja nicht die Welt bedeuten, oder ? Wegen der schlechten performance hat Intel den Ex-Alpha Jungs ja auch aufgetragen eine Art Software Emulation für x86 zu schreiben, die ja mittlerweile auch zu haben ist. Die Jungs hatten das ja schon vor jahr und Tag mit FX32! für die Alphas gemacht. Ist eng mit dem Codemorphing bei Transmeta verwandt. Da das Software ist, wäre es wohl auch kein Problem(erst recht für die fähigen DEC Ingenieure) es für AMD64 umzuschreiben / anzupassen.

Weitere Infos : http://www.heise.de/newsticker/result.xhtml?url=/newsticker/meldung/42066

ciao

Alex

[rkinet]

Ok, eine ziemlich brutale Anspielung auf die deutsche Vergangenheit.


Aber bei Gedanke an eine Zukunft 'Intel only' wird mir übel.
Ok, sollen die doch 80-85% Weltmarkt haben.

Aber eine Welt, in der Intel die CPU-Alleinherrschaft mit Itanium/x86-64 Kombichips hat, wäre schrecklich. Wäre auch das erste, totale Weltmonopol einer Firma.

Alles Intel, bis zum Ende der Erde in 5 Milliarden Jahre, Gut Nacht !

[HenryWince]

@rkinet
> Wenn heute schon 32 Bit beim Itanium emulierbar ist, könnte doch auch x86-64 gehen ?

Emulierbar ist fast alles :-)

> Der Mehraufwand für x86-64 statt 'nur' x86 als add on kann ja nicht die Welt bedeuten, oder ?

Naja, das Übel der Wurzel (oder umgekehrt) ist, dass der Itanium auch IA32 ohne Emulation "Versteht", nur ist die Performance recht mager. Ich denke sogar, dass eine gute Software Emulation schneller sein müßte als die im Itanium integrierte Hardwarekrücke für IA32.

Wenn Intel schlau ist, schmeissen sie den Mist mit Tukwila auch gleich völlig über Board.

@Opteron

> Wegen der schlechten performance hat Intel den Ex-Alpha Jungs ja auch aufgetragen eine Art Software Emulation für x86 zu schreiben, die ja mittlerweile auch zu haben ist.

Das ganze schimpft sich "IA-32 Execution Layer"

> [FX32!] Ist eng mit dem Codemorphing bei Transmeta verwandt.

Naja, es gibt schon einige größtere Unterschiede. FX32 geht von x86 (CISC) auf AXP (RISC), das ist rel. einfach. Transmetas CMS setzt CISC auf VLIW um, das ist viel haariger. Um das einigermasen performat hinzubekommen wurde der darunter liegende VLIW Core um Code-Profiling Resourcen erweitert die der Itanium nicht aufweist.

Jedenfals würde Intel vom Transmeta Know-How wesentlich mehr haben.

> Da das Software ist, wäre es wohl auch kein Problem(erst recht für die fähigen DEC Ingenieure) es für AMD64 umzuschreiben / anzupassen.

??? Warum sollte man x86 auf x86-64 emulieren wollen wenn das die Hardware sowieso schon kann.

[Treverer]

so, ich möchte erneut ein paar gedanken kund tun :-)

folgende ereignisse zusammengeführt:

- intel führt x86 vorerst nur für xeon-server ein
- intel führt xeons mit 2mb l3-cache ein
- intel erhöht itanium auf 24mb l3cache und dual-core
- amd senkt die preise sehr selektiv (nämlich vor allem opterons für quad-systeme; athlon64 dagegen gar nicht)

ergeben folgende schlussfolgerungen:

intel gibt den itanium nicht auf. vielmehr nehmen sie den abwehrkampf gegen amd im server geschäft auf. desktop lassen sie "einfach so laufen" in dem wissen, das beide hier ziemlich vergleichbare leistung bei gleichem preis bieten. oder gar nicht mithalten können und daher es über ddr2 und pci-express versuchen. doch zurück zum server-geschäft...

ein itanium2 mit 24mb l3-cache und dualcore ist natürlich heftig. gleiches gilt für die xeons, die mittlerweile wieder mithalten können. interessant ist der konter von amd: sie forcieren bzw. fördern die entwicklung von vierfach-systemen in dem wissen, daß der opteron bei einer höheren anzahl von prozessoren besser skaliert als der xeon. was sollen sie auch sonst noch machen - außer takterhöhung und hypertransport-verbesserung?

dual-core scheint dringend notwendig. doch dual-core ist selbst mit 90nm schwer vorstellbar, da dann das die wieder zu groß wird. oder dual-core mit nur einem geteilten l2 cache von 1mb? ist das vorstellbar bei 90nm? überhaupt: sollte amd bei den heftigen kontern von intel nicht für den serverbereich den opteron weiterentwicklen, die ihn klarer (in der leistung und der architektur) trennt von athlon64 und athlon fx? warten bis die neue fab in dresden steht (=65nm und 300mm wafer) können sie nicht, da bis dahin intel sicher seine temperatur-probleme in den griff hat - wie auch immer sie es schaffen :-) und die konkurrenz aus dem nicht x86-64 lager ist ja auch dabei, neue maßstäbe zu setzen (g5 dual core). es scheint fast, als hätte das wettrennen aus dem desktop bereich jetzt tatsächlich die 64bit welt erreicht...

also,wie wäre es erneut - eben wie zu beginn von amd geplant - mit einem speziellen core für server? noch in 90nm und auf 200mm wafer. ohne 3dnow und ohne fpu (wird komplett ersetzt durch sse), ohne 16bit unterstützung (unterstützt m$ sowieso nicht) - dafür dual-core, nur 1mb l2-cache aber dafür ddr2 zwecks hoher bandbreite zum füttern beider kerne. ist natürlich hochpreisig, macht aber in dem segment nichts. ich weiß, auf der roadmap war dazu nichts. aber da gab es auch noch nicht solche xeons und itaniums und g5 wie jetzt...

[Crashman]

Ich glaube nicht, dass SSE im Servermarkt die Verbreitung hat, dass man die FPU ersetzen könnte :) 16 Bit Modus ist fest in der x86 Struktur vorgesehen, kann man aus Kompatibilitätsgründen nicht weglassen.

Eine Möglichkeit wäre: Mehr Cache
2. Möglichkeit: Dualcore wie schong gesagt (Müsste bei gleichem Cache auf ~180mm² passen).

Die Frage ist nur, hat AMD die Kapazität dies zusätzlich zu entwickeln und haben sie dann auch die Fertigungskapazität ?

MfG

[rkinet]

Original geschrieben von Treverer
amd senkt die preise sehr selektiv (nämlich vor allem opterons für quad-systeme; athlon64 dagegen gar nicht

dual-core scheint dringend notwendig. doch dual-core ist selbst mit 90nm schwer vorstellbar, da dann das die wieder zu groß wird. oder dual-core mit nur einem geteilten l2 cache von 1mb? ist das vorstellbar bei 90nm? überhaupt: sollte amd bei den heftigen kontern von intel nicht für den serverbereich den opteron weiterentwicklen, die ihn klarer (in der leistung und der architektur) trennt von athlon64 und athlon fx? warten bis die neue fab in dresden steht (=65nm und 300mm wafer) können sie nicht, da bis dahin intel sicher seine temperatur-probleme in den griff hat - wie auch immer sie es schaffen :-)

also,wie wäre es erneut - eben wie zu beginn von amd geplant - mit einem speziellen core für server? noch in 90nm und auf 200mm wafer. ohne 3dnow und ohne fpu (wird komplett ersetzt durch sse), ohne 16bit unterstützung (unterstützt m$ sowieso nicht) - dafür dual-core, nur 1mb l2-cache aber dafür ddr2 zwecks hoher bandbreite zum füttern beider kerne.


AMD hat zwar eine grobe Vorstellung von den CPU-Preisen der nächsten 2 Jahre (bis die Fab36 liefert), aber Intel, die Weltnachfrage und sonstiges werden dann tatsächlich die Werte vorgeben.
AMD dokumentiert für 130 nm bis 2600 MHz, 90 nm dürfte zwischen 3-4 gHz (dann strained SOI) packen. Das gilt es über zwei Jahre intelligent zu verteilen, was angesichts des Thermo-Schocks bei Intel (Quantenphysik ignoriert !) einfach sein sollte. Anschließend steht mit der Fab36 eh eine 65nm/später 45 nm strained SOI Anlage als IBM-Clone in DD.
AMD wird also permanent die A64 Leistung erhöhen können, bei gleicher Leistung.

Die Größe der Opteron-DIE sind total zweitrangig, es muß nur die Ausbeute einigermaßen stimmen. Die Multimedia-Eigenschaften zu entfernen wäre inkompatibel und würde viel mehr Kosten verursachen, als die Paar Cent mehr je DIE.

Für Server wird aber der CPU-Takt immer mehr an Bedeutung verlieren. Wer wirklich Power benötigt, arbeitet eh mit mehreren CPUs. Die HTr-Links zur Vernetzung der CPUs sind heute schon sehr gut und könnten per HTr 2.0 noch um 75% bzw. 150% (dann 32 bittig) aufgebohrt werden. Oder AMD koppelt mehrere Kerne schon auf dem DIE aneinander.

'Joker' bei 90 nm scheint auch SSOI (strained silicon on isolator) zu sein. AMD konnte von 130 nm SOI auf 90 SOI um 2/3 schrumpfen, IBM hingegen durch Wechsel auf SSOI auf 50%. Sollte dies an SSOI liegen, würde der heutige 190 mm2 DIE auf 95 mm2 schrumpfen, bzw. zwei gekoppelte DIEs wieder bei ca. 190 mm2 liegen.

Ob AMD sich um einen größeren L2-Cache oder L3-Cache kümmern sollte, ist fraglich. DDR-II reg. ist lt. Medienberichten bereits in Arbeit und 2* DDR-II 533 ergäben gut 8 GB/s je CPU zzgl. die Daten per HTr (2.0?). Müßte reichen.

[HenryWince]

@Treverer

> dual-core scheint dringend notwendig.

Na bisher schlägt sich der Opteron recht wacker und AMD kann mit sicherheit noch einige Speed-Grades nachlegen (bisher gibts ja nur die 130nm CPUs!).

> doch dual-core ist selbst mit 90nm schwer vorstellbar, da dann das die wieder zu groß wird. oder dual-core mit nur einem geteilten l2 cache von 1mb? ist das vorstellbar bei 90nm?

Klar ist das Vorstellbar. Sogar sehr gut! Schau mal wie schnell jetzt ein Athlon 64 mit 512k Cache und Single-Channel Memory ist. Jetzt stell dir vor AMD packt auf ein Die genau zwei Cores mit 1MB unified L2. Durch das DC Memory dürfte genug Bandbreite für beide Cores vorhanden sein -- sieht man übrigens auch daran, dass Dual-Boards wo nur eine CPU am Speicher hängt sich auch gut halten. So nun zu den Größen: Schau dir das K8 Die Foto an und du wirst erkennen, dass der Core selber nur ca. 30% der Fläche belegt. Anders gesagt in 130nm wäre ein Dual-Core K8 auf etwa 250mm^2 realisierbar. In 90nm dürfte das 130-170mm^2 entspechen. Du siehst Fertigungstechnisch kein Problem.

Nochwas. Ist euch aufgefallen, dass bisher noch keiner ein Opteron Board für 8 CPUs vorgestellt hat? Womöglich warten die genau auf so eine Dual-Core CPU um ihre 4-Fach Boards in 8-Fach-Systemen zu verkaufen!

> überhaupt: sollte amd bei den heftigen kontern von intel nicht für den serverbereich den opteron weiterentwicklen, die ihn klarer (in der leistung und der architektur) trennt von athlon64 und athlon fx?

Zwei Punkte:
1) Rein vom Entwicklungsaufwand ist es Unsinn zwei CPU Linien mit unterschiedlicher Architektur zu schaffen.
2) Bei Intel sind die Verhältnisse genauso. Die Xeons sind ja auch nicht schneller als die P4!

[Bokill]

Dual-Core K8Hammer; Wie? (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=134970)
Oder auch Dual-Core-On-Die

MFG Bokill

[rkinet]

http://www.amd.com/de-de/Corporate/VirtualPressRoom/0,,51_104_543~82628,00.html

MDs Senior Vice President und Chief Financial Officer Robert J. Rivet wird am Montag, den 1. März 2004 um 18:00 Uhr auf der Morgan Stanley Semiconductor and Systems Conference einen Vortrag halten.

Während der Präsentation werden möglicherweise ein Ausblick in die Zukunft und weitere wesentliche Informationen besprochen.


Steht eh eine 'Technologie-Roadmap' aus.

Details sind bzgl. Fab36, d.h. SSOI und Stand 45 nm realistisch.
Auch der 90 nm Start und hier die auch Frage nach SSOI.
Und die bisherige Zusammenarbeit mit IBM.


Frage: I
BM hat bei 90 nm SSOI um 50% geschrumpft, AMD seine 90 nm SOI-Prototypen (190>115 mm2) nur um 40%. Ist SSOI die Ursache.

[Treverer]

Original geschrieben von HenryWince
@Treverer

> dual-core scheint dringend notwendig.

Na bisher schlägt sich der Opteron recht wacker und AMD kann mit sicherheit noch einige Speed-Grades nachlegen (bisher gibts ja nur die 130nm CPUs!).

> doch dual-core ist selbst mit 90nm schwer vorstellbar, da dann das die wieder zu groß wird. oder dual-core mit nur einem geteilten l2 cache von 1mb? ist das vorstellbar bei 90nm?

Klar ist das Vorstellbar. Sogar sehr gut! Schau mal wie schnell jetzt ein Athlon 64 mit 512k Cache und Single-Channel Memory ist. Jetzt stell dir vor AMD packt auf ein Die genau zwei Cores mit 1MB unified L2. Durch das DC Memory dürfte genug Bandbreite für beide Cores vorhanden sein -- sieht man übrigens auch daran, dass Dual-Boards wo nur eine CPU am Speicher hängt sich auch gut halten. So nun zu den Größen: Schau dir das K8 Die Foto an und du wirst erkennen, dass der Core selber nur ca. 30% der Fläche belegt. Anders gesagt in 130nm wäre ein Dual-Core K8 auf etwa 250mm^2 realisierbar. In 90nm dürfte das 130-170mm^2 entspechen. Du siehst Fertigungstechnisch kein Problem.

Nochwas. Ist euch aufgefallen, dass bisher noch keiner ein Opteron Board für 8 CPUs vorgestellt hat? Womöglich warten die genau auf so eine Dual-Core CPU um ihre 4-Fach Boards in 8-Fach-Systemen zu verkaufen!

> überhaupt: sollte amd bei den heftigen kontern von intel nicht für den serverbereich den opteron weiterentwicklen, die ihn klarer (in der leistung und der architektur) trennt von athlon64 und athlon fx?

Zwei Punkte:
1) Rein vom Entwicklungsaufwand ist es Unsinn zwei CPU Linien mit unterschiedlicher Architektur zu schaffen.
2) Bei Intel sind die Verhältnisse genauso. Die Xeons sind ja auch nicht schneller als die P4!

hm, es kann sein, daß mein post nicht deutlich genug war. natürlich geht dual-core mit 90nm -aber wohl nur mit 1mb l2-cache. und da wir über multiprozessor-systeme sprechen denke ich, daß dies schon gut leistung kostet (schließlich reden wir dann auch über 64bit software = 15% längerer code = 15% weniger l1 UND l2 cache), denn es geht da immerhin um minimal vier volle prozessoren, oder eben acht. da wäre schnelleres ram sicher angebracht. 90nm dual-core und 2mb cache halte ich für ausgschlossen.

aber meine grundthese war ja im grunde, das erstens amd dual-core benötigt und, zweitens, dies nicht warten kann, bis die neue fab steht - also in 90nm. ich habe auch die gründe geschrieben warum ich dies so sehe: g5 dual-core und itanium dual-core (sparc IV habe ich vergessen, obwohl wichtig in diesem zusammenhang). natürlich kann man sich hinstellen und meinen, nur die xeon konkurrenz interessiere. und es stimmt, solange intel dort nicht dual-core oder sonstiges (energie-)wunder schafft, reicht es für amd, den takt zu erhöhen. da wir jedoch sowieso über multiprozessor-systeme reden und damit über angepaßte software, ist klar, daß ein zusätzlicher core mehr bringt als alle mögliche taktsteigerung (braucht man nur prozentual umrechnen in realistisch angenommene rechenleistungssteigerung) .

an dem tag, an dem amd einen dual-core (selbst mit nur 1mb l2-cache) bringt, spielen sie einfach in einer anderen liga. intel kann diesen weg nicht gehen, weil ihr schrott-prescott schon jetzt zuviel strom verbraucht. amd dagegen hat genügend reserven - und viel umbauarbeit ist dafür in meinen augen nicht nötig. vor allem würden sie sich sicher finanziell rentieren, da für die mehrleistung auch ein entsprechend höherer peis genommen werden kann. warum nicht lieber ein dual-core mit 2ghz, welcher mehr leistet als der höchste takt in 90nm von 3,4ghz? wäre doch der richtige weg, oder?

sie würden damit nicht nur sich endgültig vom xeon absetzen, sondern eben auch g5, itanium und sparc noch bessere konkurrenz sein. das mag ja nicht das sein, was ibm und sun sich unter partnerschaft gedacht haben, weil sie amd benutzen wollten, um intels 64bit-durchbruch zu verhindern. dadurch, daß sie amd stützen machten sie jedoch x86-64 hoffähig. warum soll amd nun nicht soviel leistung anbieten wie möglich? ibm und sun können ja nun schlechterdings ihre opteron-server angebote wieder einstampfen, nur weil diese noch mehr leistung bieten als gedacht :-)

was meine bemerkungen zu den zu entfernenden features betrifft: da es sich um server-cpus handelt dachte ich halt, daß man alles überlüssige herausschmeißen sollte, was keinen sinn mehr macht. ob die fpu dazugehört, kann ich nicht endgültig beurteilen, bei 16bit ebenfalls nicht. 3dnow dagegen denke ich auf jeden fall - nur, wieviel millionen transistoren bringt es?

[Crashman]

3DNow ist doch in der SSE Einheit mitverankert oder ?

Es bringt nichts Dinge rauszunehmen. Das neue Design kostet dann wahrscheinlich mehr als ein paar Transistoren.

MfG

[HenryWince]

@Treverer


hm, es kann sein, daß mein post nicht deutlich genug war. natürlich geht dual-core mit 90nm -aber wohl nur mit 1mb l2-cache. und da wir über multiprozessor-systeme sprechen denke ich, daß dies schon gut leistung kostet (schließlich reden wir dann auch über 64bit software = 15% längerer code = 15% weniger l1 UND l2 cache), denn es geht da immerhin um minimal vier volle prozessoren, oder eben acht.


Vieleicht reden wir wirklich aneinander vorbei. In meinem Posting wollte ich dir auch sagen, dass 1MB Cache für zwei Cores ohne all zu große Abstriche machbar sind, denn:

1) Ein Athlon 64 mit 512k L2 ist grob über den Daumen etwa 10% langsamer als ein gleich getakteter Athlon 64 mit 1 MB L2 => D.h. der Leistungseinbruch gegen über einem Dual-Core Chip mit 2MB L2 wird sich wohl auch bei ca. 10% bewegen.

2) Das Dual-Channel Speicherinterface bringt dem Athlon FX gegenüber einem Single-Channel
Athlon 64 keine Riesenvorsprünge. Der Unterschied zwischen einem Opteron Dual-CPU-Board, bei dem nur eine CPU am Memory hängt, ist nicht weltbewegend anders* als bei einem Board bei dem beide CPUs eigenen (DC) Speicher haben. Ergo ist die Speicherbandbreite des Memorycontrollers so hoch, dass er zwei Cores ohne allzugroße Reibungsverluste verkraftet.

3) Gegenüber Dual-Chip Multiprozessing hat eine Dual-Core Lösung den Vorteil geringerer Latenzen für das Cache-Coherenz-Protokoll. Effektiv werden dadurch die Auswirkungen von 1) etwas gemildert.

*) Die Effekte eines NUMA-Aware OS spielen bei dieser Überlegung keine Rolle.

> 90nm dual-core und 2mb cache halte ich für ausgschlossen.

Wenn AMD wollte könnten sie so eine CPU bingen, aber das ist nicht wirtschaftlich (30% mehr Fläche für 10% mehr Leistung). BTW. Je größer die Die-Fläche, desto höher auch der Ausschuss! Über die Probleme mit der el. Leistung einer solchen CPU rede ich erst gar nicht.


> da es sich um server-cpus handelt dachte ich halt, daß man alles überlüssige herausschmeißen sollte, was keinen sinn mehr macht

Da bleibt von x86 nicht mehr viel übrig ;-)

> 3dnow dagegen denke ich auf jeden fall - nur, wieviel millionen transistoren bringt es?

Nicht seht viele, denn so lange x86-FPU/MMX noch an Board ist ist die Einsparung bescheiden. Tippe auf vieleicht 300'000 Transistoren.

[Treverer]

Original geschrieben von HenryWince

Da bleibt von x86 nicht mehr viel übrig ;-)



na, davon rede ich doch ;D *buck* *lol*


im ernst...

vielleicht machte ich mir ja echt zuviel sorgen:

http://h18004.www1.hp.com/products/servers/benchmarks/dl145-webbench.pdf

[rkinet]

http://theregister.co.uk/content/35/35839.html

Die Börsen-Analysten sind gut von Intel u.ä. zur Ungleichung 64 Bit # 64 Bit geschult worden.
Aber ein 'richtiges' 64 Bit - Konzept = IA64 muß sich heute auch der harten Programmwirklichkeit stellen.

http://www.hotchips.org/archive/hc14/hc14pres_pdf/26_x86-64_ISA_HC_v7.pdf

Blatt 10:
Die meisten Programmroutinen kommen mit 8 Registern aus, nochmals einem Schwung reichen 16 Register.
Das Design IA64 mit viel mehr Registern wird so fragwürdig für die meisten Programmieraufgaben.
Besonders Datenbanken und allg. Server-Aufgaben profitieren eher weniger vom IA64-Design - heute, aber auch in der Zukunft.


Im Vergleich zu x86-64 ist 64 Bit beim PowerPC noch trivialer im Design, aber vs. IA64 erschreckend zügig.
Die Einteilung 'teuer in der Entwicklung und Herstellung' muß über 'preiswert' sein, ist menschlich verständlich, aber schon die Verbiegung der 64 Bit Mathematik zeigt den (leider weit verbreiteten) Blödsinn dieser These auf.
Da mittlerweile ja auch IBM seien PowerPC für Supercomputer (= Zahlenfresser) nutzt und Cray den x86-64 für den gleichen Zweck, zeigt die wahre Situation.

Bei: 'Do you really think we'll be running 32-bit processors in new servers (with 64-bitextensions or not) in the post 2010 time frame? I don't`' = Börsenanalalyst Gartner kommt 64 Bit # 64 Bit richtig schön durch, aber jenseits eines technischen Fundamentes.


Mein Fazit:
Das IA64-Design muß sich seine Nische in den nächsten Jahren noch suchen. Das Zeug als 'natürlicher' Nachfolger von IA32 bei Massenanwendungen hat er aber nicht.

[Bokill]

@Treverer

Hab den Thread mal mit 5 Stars bewertet ;)

Andere finden ja Vergnügen dran echte Leistungen mies mit einem Sternchen zu bewerten.

MFG Bokill

[Treverer]

dank riknet wurde ich auf folgendes aufmerksam:

http://www.tecchannel.de/hardware/1366/index.html

zuersteinmal: regt mich mal wieder auf, lesen zu müssen, zitat, ". Die 64-Bit-Erweiterung ist kompatibel zum AMD64-Befehlssatz, verfügt aber über zusätzliche Features wie SSE3. " als hätte das eine mit dem anderen zu tun... deppen oder absicht?

egal jetzt, ich möchte folgendes erwähnen: diese widersprüchlichen signale von intel - idf pro iamd64, jetzt wieder der konter pro itanium - ist m.e. die folge dessen, was ich politik im hause intel nannte. zwei verschiedene seiten kämpfen miteinander dort, die p4 fraktion gegen die itanium fraktion. bei beiden geht es ums überleben, d.h. die techniker bzw. involvierten mitarbeiter der jeweiligen seite kämpfen um ihr zukünftiges arbeitsfeld. intel hatte ja mit seinem weg der künstlichen aufteilung des marktes in p4/32bit und itanium/64 bit seine zukunft geplant, damit auch die zukunft der jeweiligen firmensegmente. dies bringt amd durcheinander und seitdem bekämpfen sich die fraktionen intern, was immer für eine schwächung nach außen sorgt. falsche, widersprüchliche signale an den markt, falsche, unausgegorene entscheidungen und und und...

die meldung bei tecchannel ist aber schön in der tradition der itanium-fraktion: ankündigungen für die zukünft ersetzen fertige produkte. diese ankündigungen sind auch immer schön utopien (hier: gleicher preis, doppelte leistung - hahahaha; wahrscheinlich stromleistung LOL). versprechungen ersetzen geschäftlichen erfolg beim ganzen itanium-projekt und gerne würde ich mäuschen bei intel sein und zuhören können, wenn ihnen von der anderen seite diese vorwürfe in einer konferenz um die ohren gehauen werden.

das fatale an den neuen nachrichten aus der itanium-fraktion ist, das sie intels ansehen erneut beschädigen. so etwas kann man nicht machen, schon gar nicht so kurz nach der idf. es ist doch auffällig, wie leise dagegen die p4 fraktion arbeitet. sie konzentrieren sich nicht auf werbungs-geschreih, sondern bauen still und heimlich neue sachen ein in ihren p4 und schaffen damit tatsachen und eben keine zukünftigen versprechungen. wie schlecht die itanium-fraktion ihr geschäft versteht ist - außer an den imensen kosten und den so geringen einnahmen - auch hier wieder zu sehen. sie wollten amd64 schädigen und nehmen dafür in kauf des xeons 64bit erweiterungen zu schädigen. doch schlimmer noch: sie selbst haben hier zum ersten male x86-64 als konkurrenz (und bedrohung) zu ia64 angenommen (=erklärt). genau das gegenteil, was intel noch auf der idf sagte. den leuten dort geht der arsch auf grundeis. sie befürchten das ende ihrer linie, da ende von ia64 - kurzschlussreaktionen ohne rücksicht auf verluste, firmenschädigendes verhalten. amd tut das nun wirklich nicht weh, was sie da ablesen. eher dell...

noch ein paar worte zu den server-tests "opteron vs. neueste, schnellste, teuerste xeons" und den fortschritten von amd bei 90nm: ich bin wieder ruhig, sehe kaum ein problem darin, daß amd diesen wirklich heftigen versuchen intels, das 2-8-systeme-geschäft zu schützen, etwas entgegen setzten kann. takt hoch bei cpu, hyperlink und ram - fertig ist der konter. und in dem moment, wo amd auf dual-core umsteigt, spielen sie nicht nur in der profi-liga, sondern bestimmen bei x86-64 sogar deren güte.

kurz: der tecchannel artikel zeigt nur, itanium ist nicht tot, aber am sterben!


später gefunden:

LOL, wie niedlich, zitat: "
"Wer jetzt auf 64-Bit Extensions setzt, hat in drei Jahren einen Performance-Nachteil", so Tom Garrison von Intel bei seinem Plädoyer für den Itanium"
wer so "argumentiert" muß echt tot sein. sind die fertig...

und das hier zeigt, was da für ein blödsinn erzählt wird: "Nimmt man die oben erwähnten Leistungsdaten als Basis, wäre der Itanium dann auch die schnellere Extension-Technology-CPU.." der itanium soll also so fix sein, daß er x86-64 code schneller emulieren könnte als der prozessoren selbst. na, bei xeons mit x-86-64 code kann das ja stimmen - dann "gute nacht intel" - aber doch nicht bei den amd opterons. man man man, nur geblubber und versprechungen.

leider wagt tecchannel nicht eine wirkliche berwertung der ganzen story, obwohl die zusammenfassung im fazit es deutlich macht: LÄCHERLICH!

p.s.: übrigens, 36 monate sind drei jahre, also 2007 *lach*

[rkinet]

Wobei Itanium # Itanium.

Schließlich soll 2007 nicht nur eine super tolle revolutionäre Fertigung verwendet werden, sondern die Alpha-Team Entwickler könnten dann den Itanium (3,4,5,... ?) fertig haben. Natürlich nicht Binärcode kompatibel.


Ich halte es gerade beim Itanium für unwahrscheinlich, daß die Kundschaft solchen Blödsinn schluckt. Und die Verkäufer von Dell, HP, IBM, etc. kann man nicht alle einer Gehirnwäsche unterziehen ...

Peinlich ist die Sache, da Intel sogar Vorteile von eine 'Übergangsphase' mit x86-64 hätte. Der Quellcode kann in Jahren als 64 Bit reifen und müßte nur noch neucompiliert werden, wenn der Super-Itanium erscheint. Sowohl Windows, als auch UNIX/LINUX liefen ebenfalls mit gleichem internen Design parallel.

ABER, die Untergangsstimmung beim Itanium-Team dürfte groß sein.

[Treverer]

auch andere machen sich gedanken :-)))

http://www.theinquirer.net/?article=14535

[rkinet]

Original geschrieben von Treverer
auch andere machen sich gedanken :-)))

http://www.theinquirer.net/?article=14535


Schöner Link !


Hab mich früher nur oberflächlich mit dem IA64 Design beschäftigt und bin auch heute nicht in die Tiefen eingedrungen.
Aber, irgendwie passt schon auf dem ersten Blick einiges nicht zusammen.

a) einfaches Konzept von IA64 vs. Stromhunger
Im Prinzip sollte bei IA64 die Registeranzahl drastisch erhöht werden, deren Nutzung verbessert und der Transistor- und Energiehungrige CISC-Dekoder völlig entschärft werden.
Eigenlich hätte also ein kompaktes Design (vgl. PowerPC) entstehen müssen.

b) riesiger Code
Natürlich konnte man annehmen, daß 2010 o.ä. DRAM, Platten u.s.w. so preiswert sind, daß hier wirklich nicht gespart werden muss. Aber wieso baute Intel nicht von Beginn an CPUs mit 256 Bit Bus und einem leistungsfähigeren Takt. Oder gleich RAMBUS, gibts ja schon ewig ? Wenn schon sparsam, hätte man ja auch komprimierten Code ins DRAM setzten können und erst beim Ladevorgang in der CPU dekodiren können (ZIP gibts schon ewig).

Dies auf die schnelle. Wie öfters auch schon hier angesprochen, das Itanium-Design erinnert eher an eine Technologiestudie aus dem Elfenbeinturm. Es fehlt der Bezug zur Realität und ein Biß bei der Lösung der Schwächen des Designs.
Das einzige was für den Itanium spricht, ist seine Verfügbarkeit schon seit Jahren.


Dafür hat es aber der Itanium 'Faustdick' hinter den Ohren. Der Itanium sollte das Ende des Wettbewerbes bei CPUs einleiten. Intel-Hardware benötigt Intel-Software um zu arbeiten. Der Rest der Welt kann ja CPUs für Waschmaschinen fertigen ... bis zum Ende der Menschheit.
Vielleicht der 'Sargnagel' für den Itanium. Denn, gewinnt IA64, kann Intel für immer die Preise diktieren. Und viele dürften den Braten schon gerochen haben.


Noch ein netter Link (http://theinquirer.net/?article=14550):
Just remember the i860 15 years ago, or the i432 25 years ago. Both were high-profile CPU announcements with unusual architectures and big promises, they did some damage to the competition (after all, the first WinNT port was supposedly on i860), and then they gently faded away to see parts of them reincarnated in follow-on X86 CPUs from Intel.
The Itanium would be just another entry in this line.

i432 - i860 - IA64 ruhet in Frieden ?!

[Treverer]

ich habe mir nochmals die zahlen aus spec-benches genauer angeschaut, und zwar folgende:

SPECint_rate2000:

http://www.aceshardware.com/SPECmine/index.jsp?b=1&s=0&v=1&if=0&r1f=2&r2f=2&m1f=0&m2f=5&o=0&o=1

und SPECfp_rate2000:

http://www.aceshardware.com/SPECmine/index.jsp?b=3&s=0&v=1&if=0&r1f=2&r2f=2&m1f=0&m2f=5&o=0&o=1

in beiden fällen wird die liste von itaniums angeführt. insbesondere die fp-leistung scheint erschreckend gut. angeschaut habe ich die werte natürlich unter dem gesichtspunkt dieses threads, nämlich wie die zukunft des itanium aussehen könnte. bei den werten des itaniums handels es sich um den derzeit schnellsten mit 1500mhz und 6mb l3 cache. die opteron systeme sind 2ghz schnell und liefen mit ddr333.

nachdem intels itanium-fraktion meint, uns heute cpus für 2007 versprechen zu müssen, denke ich, ist es berechtigt ebenfalls nochmal einen ähnlichen ausblick machen zu können. nicht für die nächsten 36 monate, sondern für die nächsten 36wochen - und eben für die opterons.

ich denke wir sind uns alle einig, daß amd mit dem 90nm verfahren opterons mit dual-core liefern könnte, dessen die-fläche bei 1mb l2-cache immer noch kleiner wäre als die heutigen mit 130nm. das heißt natürlich auch, sie wären in der produktion günstiger (bei entsprechender masse). wir alle sind uns wohl auch einig, daß solch ein dual-core in 90nm ohne probleme 2,6ghz erreichen wird. doch in welchen leistungsregionen würden sie sich in etwa bewegen IM VERGLEICH zur verfügbaren konkurrenz?


wie wären die 30% (von 2ghz auf 2,6ghz) mehr cpu-takt, die standardmäßigen 20% mehr ram-takt (von 333 auf 400) und 20% (von 0,8ghz auf 1ghz) hyperlink-takt zu bewerten? ich denke mit einer 20% erhöhung der spec werte ist man nicht zu optimistisch.

und um wieviel prozent wirkt sich ein zusätzlicher prozessor aus wegen des dual-core? mit plus 50% ist man wohl nicht sehr waghalsig, oder?

ich nehme also die vorliegenden specwerte und multipliziere 1,2 und mit 1,5 (oder einmal eben mit 1,8 ):

SPECint_rate2000

opteron, dual core, 2,6ghz, ddr400, errechnet:
peak: 102,6 base: 95,94

itanium 2, 1500mhz, real:
peak: 64,2 base:63,4



hm, nun gut, der itanium ist ja vom image her sowieso ein number-cruncher, also, wie sieht es da aus:


SPECfp_rate2000

opteron, dual core, 2,6ghz, ddr400, errechnet:
preak: 94,5 base: 84,42

itanium 2, 1500mhz, real:
preak: 82,7 base:82,2



upps! kann mir jetzt mal einer erklären, warum amd NICHT ein dual-core herausbringen sollte, sobald 90nm läuft? nicht nur killen sie den itanium, sondern vielmehr haben sie damit die schnellste cpu am markt, gegen die auch die immer wieder gerühmten g4+ und g5 nicht gegenankommen. es wäre die super-server cpu, von der ich zu beginn des threads sprach :-) und sie liefe in 939 sockel...

zu was für einen preis könnten sie solche cpu verkaufen? und dies bei geringeren produktionskosten als die derzeitigen. wenn amd das nicht macht, dann sind sie panne...

fehlt nicht immer noch ein cebit-knall-bonbon?

[Bokill]

Cebit 8)

Viel zu schade für solche Veranstaltungen.

Da sind eher Veranstaltungen für Supercomputer sinnvoll.

Der Power5 ist da noch ein anderes Flaggschiff, da schlummern noch so einige Goodies drin. SMT/SMP sind so zu einer leistungsfähigen Einheit verschmolzen worden.

Und der Power5 hat das Potential auch billiger zu werden. Ich denke, dass der Power5 und der Opteron ihre Pfade weiter gehen werden. Und beide haben ja schon eine breitere Softwearebasis... mit dem Potential auch wirklich schnell zu wachsen. Ausgereizt sind die Möglichkeiten des Power5 derzeit noch nicht. Man darf ja auch nicht die unwesentliche Menge des L3 Cache vom Power5 vernachlässigen.

Und im Unterschied zu den derzeiteigen Itani(c)ums ist der Power4/5 wesentlich intelligenter an das Rechnersystem angebunden. Da ist der HTr-Link nur ein schwacher Abklatsch.

MFG Bokill

[Treverer]

nach dieser

http://www.heise.de/newsticker/meldung/46636

und dieser

http://www.heise.de/newsticker/meldung/46735

meldung, möchte ich doch nochmals feststellen:

das vieh (itanium) ist mausedoot...

[Bokill]

He he nette Meldung mit dem Opteron hatte ich an anderer Stelle schon gepostet 8)

Aber nun kommt der Lackmustest ... der Kunde entscheidet!

Wenn intel den Itani(c)um marktgerecht verkauft, spricht nichts gegen das Weiterleben. Allerdings muss dann intel lediglich die Kunden erziehen alle Anwendungen für den Itani(c)um umzustricken.

Das Zauberwort ist wenn und Marktgerecht.

The Proof of Pudding is ...

eating.

Meine Vermutung ist, dass intel den itani(c)um noch nicht beerdigt. Ein sofortiger Genickbruch wäre noch schlimmer für intel, da die Bastion "Zuverlässige intels" in Hinsicht auf Standzeit/Lebenszeit von Systemen hinüber ist.

Und dieser HPC-Bereich reagiert in dieser Hinsicht sehr mimosenhaft (High-Power-Computing). Gewisse Durststrecken in Sachen Leistung werden toleriert, solange die Ersatzteillieferung und Zuverlässigkeit ausserhalb jeden Zweifels liegen, so konnte SUN ja gewisse Marktbedürfnisse befriedigen.

MFG Bokill

[Bokill]

... da hatte Seemann doch mal wieder einen scheinbar harmlosen Satz formuliert. Denn er war eben nicht harmlos ...

Einer Zeitbombe gleich wirkte dieser aber nach ...

...
b) Selbstüberschätzung / Falscheinschätzung des Marktes (z. T. bedingt durch a) )
_ ba) AMD ist überraschend erfolgreich
_ bb) Fusion der eigenen IA-64 und IA-32-Architektur war wohl doch keine gute Idee, EPIC führt viele spekulative Operationen aus, deren Ergebnisse später verworfen werden (verstärkt Problem c) )
c) Wärmeentwicklung (Prescott / frühes Teja-Sample -> wer erinnert sich?) der eigenen CPUs bedingt durch hohe Transistorenzahl (die doppelt so große Transi-Zahl von Prescott ggü. Northwood hat noch niemand wirklich überzeugend erklären können), der 90nm-Fertigungsprozes scheint - trotz der hohen Leckströme - zwar halbwegs ausgereift (siehe früherer Scaling-Vergleich bei Ace's), aber die Transi-Zahl ist einfach verdammt hoch (und IBM-AMDs SOI ist auch keine schlechte Idee).

Das wahre Motiv zur Absage des Tejas? (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1647738#post1647738)

Und genau hier wird/hat intel Probleme, wie eigentlich alle anderen CPU-Designer auch!

Sie alle müssen verdammt aufpassen, dass eben effektiv gerechnet wird! Es mag ja hübsch sein, dass eine MÖRDERSTARKE Recheneinheit theoretisch klasse Leistung bringt ... aber wenn vorwiegend Ergebnisse produziert werden, die in den virtuellen Orkus verschwinden, dann wird hier wirklich unnötig viel Wärme produziert.

intel/IBM/Sun haben ja schon recht früh SMP/SMT/CMP Ansätze gezeigt, zeitgleich parallel zu rechen. AMD wird vermutlich mit dem K9 weiter den Grad der Parallelverarbeitung gehen. Nun sind die Jungs an der Softwarefront gefragt.

SMT aka intel`s Hyperthreading haben zumindest nun schon länger an der Softwarefront für Bewegung gesorgt. Da hat intel "rein zufällig" für Entwicklungshilfe gesorgt. Dass AMD ebenso recht früh an Parallverarbeitung dachte, beweist ja auch der K8 Kern Dual-Core K8Hammer; Wie? (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=134970)

Und wenn der Itani(c)um tatsächlich wirklich viel Orkusanteil produziert, dann haben sie ein weiteres Problem (schade, leider sind wir hier nur auf Vermutungen angewiesen, wieviel die Prozessoren auf Verdacht/Raten/Spekulation rechnen).

Link zu SUN. Sun`s SPARCs: Familienbande (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=114049)

1. Link zu IBM. Abartiger Power5; Monsterwuchs (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=124250)

2. Link zu IBM. Fetter Neuer Artikel über PowerPC 970... (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=97056)

Link zu allgemeineren Überlegungen. Strategische Überlegungen64Bit; IBM SUN AMD Intel (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=121172)

MFG Bokill

[Treverer]

tja mädels, neues von der front. kennen manche von euch sicher schon,ist ja schon ne woche alt; aber da es zum thema itanium gehört:

http://www.aceshardware.com/read.jsp?id=65000325

sieht doch gar nicht gut aus für die titanic, jetzt, wo sie auch noch ihren fp-rechenleistungs-vorsprung gegen den power 5 verlieren. und der power fünf ist auch ein vielversprechender ausblick auf den leistungssprung der kommenden dual-core opteronen...

[rkinet]

@Treverer, Itanium und PowerPC haben trotzdem noch Vorsprung vor dem Opteron auch dann als Dual-Core.

Nur, die beiden Konkurrenten sind ja speziell bei Floatingpoint verstärkt, während der Opteron halt kompatibel nur SSE hat. Allerdings, nur ein Teil der User benötigt auch Floatingpoint-Power für seine Anwendungen und dann siehts eben schon anders aus.


Der Itanium ist zu 'revolutionär' aufgebaut, aber wurde bzgl. praxistauglichkeit von Intel stark vernachlässigt. Was fehlt ihm ?

a) min. 256 Bit Bus/DRAM-Interface und hochgetaktet, statt FSB400 / 128 Bit
b) Hardwarebeschleuniger für IA32
c) Hybride Programmierung, also sowohl ein unveränderlicher IA64 OpCode-Satz, als auch ein nach Stand der Technik veränderbarer Anteil (Es gibt heute keine Gewähr und Möglichkeit binärcode kompatible Software auch düe zukünftige IA64 Proz. zu schreiben)


In Summe ist der Itanium für einen universellen Einsatz tot. Und an seinem Spezialgebiet, den floating point intensiven Aufgaben nagt der PowerPC oder schlicht und ergreifend einfach eine brutale Anzahl von Opteronen in Clustern.

Intel sollte den Itanium beerdigen und besser den PowerPC bei IBM lizensieren.
Dann könnte man den lukrativen Markt der Hochleistungsrechner besser bearbeiten und per x86-64 eine kompatible Basis mit AMD für Standard Server bzw. budget 'Int' Anwendungen etablieren. Glaube, IBM wäre gar nicht so unglücklich, wenn Intel dies machen würde.
Denn je breiter die Basis für PowerPC, desto leichter kann man diese Nischen auch sicher bekommen. Trotz technischen Nachteilen überrollt sonst eine Flut an preiswerten x86-64 CPUs (AMD, Intel, VIA?, Transmeta?) alle Märkte.
Nichts gegen den Opteron, nur es muß auch Platz für hochoptimierte Spezialdesign am Weltmarkt bleiben.



Nachtrag:

Intel schaltet Werbung für den Xeon mit 32/64 Bit -Unterstützung
und spricht jetzt beim Xeon auch offiziell von 64 Bit http://www.intel.com/cd/business/enterprise/emea/deu/bss/products/server/xeon/167401.htm

Das Ende von IA64 im Masseneinsatz ?

[PuckPoltergeist]

Original geschrieben von Treverer
tja mädels, neues von der front. kennen manche von euch sicher schon,ist ja schon ne woche alt; aber da es zum thema itanium gehört:

http://www.aceshardware.com/read.jsp?id=65000325

sieht doch gar nicht gut aus für die titanic, jetzt, wo sie auch noch ihren fp-rechenleistungs-vorsprung gegen den power 5 verlieren. und der power fünf ist auch ein vielversprechender ausblick auf den leistungssprung der kommenden dual-core opteronen...

Na, abwarten. Der Power5 ist die Fortführung eines alten und bewährten Designs, während der Itanium erst am Anfang seiner Evolution steht. Was letzteren immer noch extrem behindert sind die viel zu kleinen Caches und fehlende optimierte Software, vor allem Compiler. Ich glaube, dass Intel und HP den Itanium schon noch zu einem wirklich ernst zu nehmenden Mitspieler auf dem Servermarkt machen werden.

[Treverer]

Original geschrieben von PuckPoltergeist
Na, abwarten. Der Power5 ist die Fortführung eines alten und bewährten Designs, während der Itanium erst am Anfang seiner Evolution steht. Was letzteren immer noch extrem behindert sind die viel zu kleinen Caches und fehlende optimierte Software, vor allem Compiler. Ich glaube, dass Intel und HP den Itanium schon noch zu einem wirklich ernst zu nehmenden Mitspieler auf dem Servermarkt machen werden.

na ja, so neu ist der itanium nun auch nicht. das problem ist doch, daß es für intel immer mehr aussieht wie ein fass ohne boden. sie wollten doch schon lange damit ordentlich geld verdienen, doch was passiert wirklich? die konkurrenz übernimmt die felder, auf denen er punkten sollte. ob nun der power5 alt und bewährt ist, ist doch völlig nebensächlich. entscheidend ist doch, ob das design schon am ende ist - sehe ich aber nicht so. ist doch intels eigener fehler gewesen, eine revolution machen zu wollen. dazu wurde hier ja schon manches geschrieben, ich möchte dazu nur eines wiederholen: intel wollte eine künstliche trennung des marktes, um so mehr geld abzuschöpfen. doch die mitkonkurrenten, vor allem amd, haben dem ein strich durch die rechnung gemacht.

du erklärst, der itanium habe ja auch einen zu kleinen cache im verhältnis zu power5 (36mb l3-cache: krank!). nur, was würdest du erwidern, wenn ich oder jemand anderes so spricht, wenn es um das verhältnis des opteron zum itanium geht? würdest du nicht erwidern, daß das jetzt, zur heutigen zeit ziemlich egal sei? weil es nämlich einfach egal sei, wie eine cpu ihre rechenleistung erreicht, solange der stückpreis stimmt? mit dem opteron und vor allem mit dual-core im nächsten jahr hat amd den einstieg endgültig in den server-markt geschafft. warum sollen sie nicht die nächsten schritte gehen mit k9 oder ähnlichen, und ebenfalls solche monster-cpus bauen? mit der neuen fab in 65nm bei 300mm wafer: wiviel cache ergäbe dies bei dual-core und ca. 200qcm? aber ich mag sie ja nicht, diese "brute-force" techniken. also lieber bei 1mb l2 cache bleiben und dafür ddr3...

das harte ist doch, daß intel cpus gerade auch die letzten beiden vorzüge (als vorsprung vor der konkurrenz) verlieren, die sie noch hatten: des itaniums fpu leistung und den niedrigen stromverbrauch des pentium m. von monat zu monat kann man mehr chaos bei ihnen beobachten und ihr ceo ergreift schon präventive schutzmaßnahmen für den tag der rollenden köpfe. intel muß ranklotzen ohne ende, um sich innerhalb des nächsten jahres technisch wieder nach vorne zu bringen (wobei ich denke, den itanium leistungsmässig fit zu kriegen ist da noch das einfachste - aber preislich?) das verursacht aber kosten - bei sinkendem umsatz bzw. gewinn? wann wird man es in den bilanzen sehen? wann im aktien-kurs? oder sind sie stark genug, es nur als kleine delle in ihrem geschäftsleben aussehen zu lassen? eines ist klar: sie können den itanium nicht killen, ohne sich selbst zu schaden. aber es scheint auch klar, daß der itanium niemals mehr die rolle übernehmen wird, die ihm mal zugedacht war: gelddruckmaschine für intel zu sein.

[PuckPoltergeist]

Original geschrieben von Treverer
ich möchte dazu nur eines wiederholen: intel wollte eine künstliche trennung des marktes, um so mehr geld abzuschöpfen. doch die mitkonkurrenten, vor allem amd, haben dem ein strich durch die rechnung gemacht.

Ich weiß nicht, ob diese Trennung wirklich künstlich ist. Desktop- und Server-CPUs haben doch deutlich unterschiedliche Anforderungsprofile, die mit unterschiedlichen Techniken angegangen werden. Die Trennung war eigentlich schon vor dem Itanium da, Intel wollte nur endlich auch im Markt der "großen" CPUs mitspielen.


du erklärst, der itanium habe ja auch einen zu kleinen cache im verhältnis zu power5 (36mb l3-cache: krank!).

Nicht nur im Verhältnis zum Power5, sondern zu so ziemlich allen Server-CPUs. Schau dir mal die L1- und L2-Caches an (32kB bzw. 256kB). Die sind geradezu mickrig.


nur, was würdest du erwidern, wenn ich oder jemand anderes so spricht, wenn es um das verhältnis des opteron zum itanium geht? würdest du nicht erwidern, daß das jetzt, zur heutigen zeit ziemlich egal sei? weil es nämlich einfach egal sei, wie eine cpu ihre rechenleistung erreicht, solange der stückpreis stimmt?

Richtig, aber mit größeren Caches sollte die Leistung der Itaniums deutlich nach oben gehen, so dass auch das Preis-Leistungs-Verhältnis wesentlich besser wird.


mit dem opteron und vor allem mit dual-core im nächsten jahr hat amd den einstieg endgültig in den server-markt geschafft. warum sollen sie nicht die nächsten schritte gehen mit k9 oder ähnlichen, und ebenfalls solche monster-cpus bauen? mit der neuen fab in 65nm bei 300mm wafer: wiviel cache ergäbe dies bei dual-core und ca. 200qcm?

Der Opteron hat das Problem, dass er den Spagat zwischen verschiedenen Märkten schaffen muss, alles mit einer Konfiguration. AMD hat ganz einfach nicht die Reserven, um unterschiedliche Designs für die verschiedenen Einsatzgebiete zu entwickeln und vor allem in den Markt zu drücken. IBM dagegen (mal als Beispiel) hat mit dem Power4/5 eine reinrassige Server-CPU im Angebot, und mit dem G5 ein auf den Desktopmarkt zugeschnittenes Produkt. Der G5 ist zwar ein entfernter Verwandter vom P4+, unterscheidet sich aber doch beträchtlich von ihm.


aber ich mag sie ja nicht, diese "brute-force" techniken. also lieber bei 1mb l2 cache bleiben und dafür ddr3...

Kommt immer auf die jeweilige Technik an. RISC ist auf die großen Caches angewiesen, um die Speicherzugriffe zu minimieren. Schau dir mal den PA-8800 an, der hat einen 3/4MB 1L-Cache!


das harte ist doch, daß intel cpus gerade auch die letzten beiden vorzüge (als vorsprung vor der konkurrenz) verlieren, die sie noch hatten: des itaniums fpu leistung und den niedrigen stromverbrauch des pentium m. von monat zu monat kann man mehr chaos bei ihnen beobachten und ihr ceo ergreift schon präventive schutzmaßnahmen für den tag der rollenden köpfe. intel muß ranklotzen ohne ende, um sich innerhalb des nächsten jahres technisch wieder nach vorne zu bringen (wobei ich denke, den itanium leistungsmässig fit zu kriegen ist da noch das einfachste - aber preislich?) das verursacht aber kosten - bei sinkendem umsatz bzw. gewinn? wann wird man es in den bilanzen sehen? wann im aktien-kurs? oder sind sie stark genug, es nur als kleine delle in ihrem geschäftsleben aussehen zu lassen? eines ist klar: sie können den itanium nicht killen, ohne sich selbst zu schaden. aber es scheint auch klar, daß der itanium niemals mehr die rolle übernehmen wird, die ihm mal zugedacht war: gelddruckmaschine für intel zu sein.

Dass der Itanium seine Zeit brauchen würde, war klar. Vor allem, da es ein vollkommen neues Konzept ist, das wird nicht mal so eben in den Markt gedrückt. An sich hat Intel da aber die Reserven, um das erfolgreich einzuführen, zumal mit einem erfahrenen Partner wie HP. Ich glaube das wirkliche Problem bei Intel sind jetzt die nervösen Manager, welche es nicht gewohnt sind, mal nicht Technologieführer zu sein, sondern anderen zu folgen. Dadurch werde sie hektisch und machen Fehler. Hatte man ja beim 1GHz-PIII schon schön gesehen. An sich ist Intel groß genug, um auch diese Serie von Misserfolgen recht leicht wegzustecken (ok, die Börse wird trotzdem verschnupft reagieren). Die Produktionspalette von Intel ist ja sehr weit gefächert (Chipsätze, WLAN, Netzwerktechnik, Flash-Speicher...), da wird Intel nicht so schnell in die Verlustzone rutschen.

[Treverer]

das schone an diesem thread ist, daß die meisten argumente hier schon ausgetauscht wurden, daß heißt, lesen könnte lohnen. ;) jedenfalls habe ich keine lust, alles zu wiederholen. (z.b.: "künstliche trennung der märkte"; klar wollte intel den markt aufspalten in 64bit und 32bit - genau da hat amd einen strich durch die rechnung gemacht. weil nämnlich 64bit doch etwas bringt für opa-otto und omi-lieschen :-* gruß an die reine lehre)...

auch deine einwände ändern ja nichts daran, daß der itanium jetzt noch mehr unter druck steht und damit auch intel. oder willst du das bestreiten? deine hoffnung, daß sie es dennoch packen, die kannst du ja gerne haben, aber es ist erneut noch schwerer (= teurer) geworden - und das hat wenig mit cache größen zu tun ;)

[PuckPoltergeist]

Original geschrieben von Treverer
das schone an diesem thread ist, daß die meisten argumente hier schon ausgetauscht wurden, daß heißt, lesen könnte lohnen. ;) jedenfalls habe ich keine lust, alles zu wiederholen. (z.b.: "künstliche trennung der märkte"; klar wollte intel den markt aufspalten in 64bit und 32bit - genau da hat amd einen strich durch die rechnung gemacht. weil nämnlich 64bit doch etwas bringt für opa-otto und omi-lieschen :-* gruß an die reine lehre)...

Nun, ich bin trotzdem der Meinung, dass diese Trennung vorher schon bestand. Intel war nur nicht bereit, diese Wand einzureißen.


auch deine einwände ändern ja nichts daran, daß der itanium jetzt noch mehr unter druck steht und damit auch intel. oder willst du das bestreiten? deine hoffnung, daß sie es dennoch packen, die kannst du ja gerne haben, aber es ist erneut noch schwerer (= teurer) geworden - und das hat wenig mit cache größen zu tun ;)

Nun, abwarten. Ich hoffe ja wirklich, dass sie das Teil noch ordentlich auf die Füße stellen. Das notwendige Know-How sollte ja eigentlich vorhanden sein.

[rkinet]

Vielleicht den Thread an INTEL schicken.

Aber gleich richtig an 'Die Itaniumtüftel-Abteilung'.
Weder die P4-Entwicker, das Marketing für P4 und Xeon, oder das Intel-Controlling (-1 Milliarde Dollar) noch das Management dürfte groß davon begeistert sein.

Der kleine Trupp, der in einsamen Laboren von 1024 Bit Bus, 1 Gbyte L3-Cache, fl. Stickstoffkühlung und so träumt, die freuen sich bestimmt über neue Ideen.


Brutal formuliert, ok.
Nur Intel hat schon öfterns Entwicklungen eingestampft - wahrscheinlich wird jetzt noch auf ein Super-Quartal (Q4'04) gewartet und dann das Ding finanztechnisch 'abgeschrieben'.
2003 so bei gut 500 Mill. wg. WLAN, die Dimension wäre also nicht Neues.

Technisch betrachtet ist der Itanium längst tot.

[Bokill]

rkinet
Dass der itanium tot ist, glaube ich nicht.

1. Zu viel Geld.

2. Ein anderer Bewerber soll für Drucker schon den Itanium intern verwendet haben (HP).

3. Für abgeschlossene Umgebungen hat es durchaus Sinn spezielle Designs zu nehmen. Und hier genau kann dann der Itanium seine Stärken auspielen.
FP-Power und auch die integerleistung ist ja nicht zu verachten.

4. Tradition. Intel hatte da ja mal schon in der Vergangenheit ein eigenständiges RISC Design, den ließ Intel i860 aus der Taufe heben. Eigentlich war nicht der 386 als Goldesel, sondern dieses eigenständige RISC Design gedacht.
i860? hatte da ein Chipsatz nicht auch mal so einen Namen? 8)

Auch für den Prozessor i860 fand intel eigenständige Anwendungsumgebungen, der ist auch heute noch von intel zu kaufen ... für Telefonanlagen, Drucker und Maschinensteuerungen 8)

5. Inseldasein. Es hat den Anschein, dass die Software/OS-Basis der Hemmschuh für den Itanium ist.
Für abgeschlossne Umgebungen nur für den Itanium, kann deswegen auch ein ganz anderer finanzieller Erlös erwartet werden.
Auch die Gefahr von Raubkopien und erodierenden Preisen ist hier kaum zu erwarten.
Es sind also nicht nur technische Gründe doch auf den Itanium zu setzen, allerdings immer in der Hoffnung, dass es eine Insellösung bleibt. Aber solch ein Dasein war anfangs sicher nicht geplant- Da bleibt nur die Hoffnung in diesem Nischenbereich sich zu beweisen und zu konsolidieren ... für irgendwann doch noch goldene Zeiten.

[HenryWince]

@rkinet
> c) Hybride Programmierung, also sowohl ein unveränderlicher IA64 OpCode-Satz, als auch ein nach Stand der Technik veränderbarer Anteil (Es gibt heute keine Gewähr und Möglichkeit binärcode kompatible Software auch düe zukünftige IA64 Proz. zu schreiben)

??? IA-64 ist doch binär kompatibel! Das genau ist ja eine der Haupterrungenschaften von EPIC.

> Technisch betrachtet ist der Itanium längst tot.

Merced war ein Implementierungs-Fiaso aber Itanium2 hat viele Schwächen beseitigt. Ich erwarte das Itanium3 eine wesentlich geänderte Mikroarchitektur haben wird. So gesehen wird es schon spannend was Emer & Co zustande bringen werden. Für einige Einsatzzwecke ist Itanium konkurenzlos, fragt sich nur sich dieser Nischen-Markt in Zukunft entwickelt.

Die IA-64 Basis ist nicht so schlecht, als dass man sie jetzt schon für technisch tot erklären kann.

[Treverer]

Original geschrieben von HenryWince
[B

> Technisch betrachtet ist der Itanium längst tot.

Merced war ein Implementierungs-Fiaso aber Itanium2 hat viele Schwächen beseitigt. Ich erwarte das Itanium3 eine wesentlich geänderte Mikroarchitektur haben wird. So gesehen wird es schon spannend was Emer & Co zustande bringen werden. Für einige Einsatzzwecke ist Itanium konkurenzlos, fragt sich nur sich dieser Nischen-Markt in Zukunft entwickelt.

Die IA-64 Basis ist nicht so schlecht, als dass man sie jetzt schon für technisch tot erklären kann. [/B]

na, ich würde auch nicht "technisch" sondern "markttechnisch" sagen.

kannst du, henrywince, mal erklären, um welche nischen es sich da handelt? und welche technischen verbesserungen - neben dem obligatorischen cache-blähungen - sollen in den zukünftigen itanium? wobei ich gleich mal vorwegnehmen möchte, das jegliche verbesserung an der x86 ausführungseinheit natürlich ein witz wäre, weil erstens der itanium genau dafür nicht gebaut wurde (also kontraproduktiv) und zweitens, es ja wohl unvorstellbar ist, daß er da jemals neue rekorde aufstellen wird, d.h. gegen xeon oder opteron ankommt.

noch ein letzter gedanke zum nischen-markt: was sollte man als cpu-bäcker in den letzten zwanzig jahren meines erachtens gelernt haben? das man als nischen-anbieter nicht lange überleben kann, sondern nur, wenn man auch den massenmarkt erfolgreich bedient (wobei auch server und workstation für mich massenmarkt ist). letztes beispiel hierfür: sun. ich denke intel sah es genauso, weswegen der itanium auch nie gedacht war für irgendeinen nischenmarkt. und amd weiß dies auch, weswegen sie auch von daher ein cpu design für die verschiedenen märkte haben (und natürlich wegen ihrer geringen produktions- und forschungskapazität - aber das ist am ende fast das gleiche)...

[mtb][sledgehammer]

Welche Nische das ist möchte ich auch wissen. Vielleicht im fp Sektor, wenn sie den Power5 deutlich preislich unterbieten. Aber garantiert nicht im integer lastigen Bereich, dort regieren Xeon und zunehmend eben der Opteron.

BTW: Vor Kurzem habe ich den Itanium Artikel in der C't xy/2001 gelesen. Damals stand dort nichts von Nischenmarkt, sondern vielmaehr sogar Andeutungen von Desktop IA64 Chips :]

Dass AMD nur ein Produkt für Mobile bis Server Markt entwickelt hat, liegt mit Sicherheit an den begränzten Mitteln. Daher finde ich es jedoch umso erstaunliher, dass sie es mit einem einzigen Produkt schaffen, in jedem Markt ein konkurrenzfähiges Produkt auf die Beine zu stellen.
Irgendwo müssen da die PR Phrasen von den AMD Funktionären ala "We looked at the desires of our customers to establish a product, which helps them to..." schon was wahres haben.

@ Bokill
Ein i860 Chipsatz ist mir nicht bekannt, kenne nur folgende 8xy:
- i810: AFAIK der erste Chipsatz mit Hub Architektur von Intel
- i815: der FSB133 BX ;)
- i820: das RDRAM Desaster, inklusive MTH Desaster, FSB133 PIII
- i840: das Server Äquivalent zum i820
- i850: der erste P4 Chipsatz
- i845: die SDRAM P4 Chipsätze bis FSB 533
- i865 und i875: FSB 800 Chipsaets
Ich weiß allerdings nicht, obs noch ein paar Xeon Chipsätze mit dem Namen i8xy gab

[Bokill]

Genau dieser Chipsatz war das Erweckungsereignis für ServerWorks

Der i860 baute auf den "Populären" RAMBUS auf ... sehr bezeichnend, dass der nicht so bekannt ist 8)

Ich persönlich mag zwar tec-channel nich, aber Google spuckte da etwas aus
http://www.tecchannel.de/hardware/694/1.html

ServerWorks (http://www.serverworks.com/) hatte schnell die künstliche Lücke erkannt und bot Chipsätze an, die eben nicht RAMBUS hatten ...

mit Verzögerung bot intel später auch DDR-Lösungen an
http://www.tecchannel.de/news/20020226/thema20020226-6807.html den E7500 Chipsatz.

intel war ja durch RAMBUS auf RAMBUS geknebelt.

MFG Bokill

[rkinet]

Original geschrieben von HenryWince
IA-64 ist doch binär kompatibel! Das genau ist ja eine der Haupterrungenschaften von EPIC.

Die IA-64 Basis ist nicht so schlecht, als dass man sie jetzt schon für technisch tot erklären kann.


Quelle: http://www.gup.uni-linz.ac.at/skps/slides/itanium/itanium.pdf

Habe jetzt in dem Dokument nicht DEN IA64 Befehlssatz erkennen können.
Meines Wissens nach will/wollte Intel nach Stand der Technik der Hardware den Instruktionssatz jeweeisl anpassen und durch dazu optimierte Compiler unterstützen.

Dies schließt natürlich nicht aus, daß per Software die vorherigen Binärcodes beimm Betrieb umcodiert werden, genau wie bei IA32 auf einem Itanium.



Die Konkurrenz für den Itanium ist jetzt knüppeldick.
Die Stückzahlen gehen per x86-64 als Konkurrent verloren und IBM liefert ebenfalls einen PowerPC, der auch sonst in Stückzahlen vom Band läuft.

Die Zahl der installierten Systeme und besonders die Verfügbarkeit von Software bzw. deren Portierungskosten können zudem ein mehrfaches an den Hardwarekosten betragen. Selbst wenn Intel den Itanium 'verschenken' würde, wäre ein größerer Boom nicht zu erwarten.
Wie soll der da also noch überleben ?

Nicht vergessen, Intel wollte eine haushoch überlegene CPU auf den Markt bringen, der dann zum Selbstläufer wird. Die Phase der 'Überlegenheit' ist jetzt schon vorbei, IBM hat mittlerweiel die FloatingPoint Kundschaft fest im Griff und sieht keien Konkurrenz für den PowerPC. Intel hingegen betrachtet jede x86-64 Installation kritisch.
Auch ist der neue Xeon 64 schon die halbe Kapitulation ...


Intel wird zwar weiter am Itanium arbeiten, nur eine Fülle von Benchmarks vs. Xeon 64 oder PowerPC und Kundenbefragungen werden über die Technik dominieren. Und, die Kapazitäten bei Intel sind ja eher überlastet, als frei.
Schwächelnde Chipsätze für Centrino oder Server sind für Intels Zukunft inakzeptabel, das Ende für die Itanium-Entwicklung hingegen ein simpler Schlußstrich de Managements. Vielleicht wird jetzt schon alles verfügbares Entwicklungspersonal auf das Intel-Kerngeschäft fokusiert, wenn man die Kritik-email vom CEO rational weiterspinnt.

[PuckPoltergeist]

Original geschrieben von mtb][sledgehammer
Welche Nische das ist möchte ich auch wissen.

Massiv-parallele Systeme, was aber z.Z. weniger an der CPU liegt, sondern mehr an den Firmen, die Systeme mit dem Itanium anbieten.

[Treverer]

so, ich habe mir das jetzt mal richtig angeschaut auf aceshardware - und fast einen schock bekommen:


fpu, hölle:
http://www.aceshardware.com/SPECmine/index.jsp?b=3&s=0&v=1&if=0&ncf=1&nct=4&mf=250&mt=3600&o=0&o=1&start=20

int: "normal"
http://www.aceshardware.com/SPECmine/index.jsp?b=1&s=0&v=1&if=0&ncf=1&nct=4&mf=250&mt=3600&o=0&o=1&start=20

vor allem dachte ich ja, wenn es heißt ein vierfach-system, dann seien dies vier power5 cpus mit je zwei cores. aber hier ist es anders: das vierfach-system mit 130 specfp_rate leistung besteht nur aus 2 cpus mit je zwei cores, deswegen also auch "nur" mit 72mb l3 cache...

hier:
http://www.spec.org/osg/cpu2000/results/res2004q3/cpu2000-20040712-03231.html

[Bokill]

@Treverer
Nette Benches :)

Witzig finde ich, dass dabei immer noch die Alphas mithalten können, sogar die Alphas 21264 sind da gelistet.

Wenn man bedenkt mit welcher "altertümlicher" Prozesstechnik diese gefertigt werden ...

Aber dies ist ja Geschichte. Ein EV8 in heutiger Spitzentechnologie wäre jedenfalls ein gefährlicher Gegner zum Power 5 gewesen.

I/O Spitzen-Technologie und SMT und SMP wären jedenfalls auch wie im Power 5 drin gewesen ...

MFG Bokill

[i_hasser]

Naja, so einfach geht das nun auch nicht. Die Alphas schneiden zwar noch verhältnismäßig gut ab, aber so einfach kann man die auch nicht auf 1.9GHz quälen.

Das Desing müsste sicherlich angepasst werden (längere Pipeline etc.) und damit würde allerwahrscheinlichst die IPC nach unten gehen.

Gutes Beispiel, wenn auch aus einer völlig anderen Region ist der Cyrix M2 (und da isser wieder ;D). Damals war die CPU ein nicht schlechter Konkurrent zu K6 und P2, aber selbst in 0.18µm schafft der M2 nicht die 400MHz Marke... obwohl in 0.25µm schon mehr als 300MHz drinnen waren.

Das Desing ist einfach nicht auf hohe Taktraten ausgelegt, die Signallaufzeiten sind zu lang etc. - und imho würde selbes den Alpha treffen, wenn man an der Taktschraube dreht.

Der K5 hat ja Alpha Technik geerbt (die Integer-Einheit) - und wurde prompt zu komplex für hohe Taktraten, daher auch der Zukauf vom Nx686 seitens AMD.

[Bokill]

@intel_hasser

Naja, so einfach geht das nun auch nicht. Die Alphas schneiden zwar noch verhältnismäßig gut ab, aber so einfach kann man die auch nicht auf 1.9GHz quälen.

Denkst du etwa ernsthaft, dass der EV-8 nicht all dies auch berücksichtigt hätte?
Natürlich hätten die EV-8 nicht nur ein Shrinking bekommen. Und wenn`s normal gelaufen wäre, so gäbe es vermutlich heute schon länger einen EV-8 am Markt.

Der EV-8 wäre die erste CPU gewesen die SMT eingesetzt hätte. intel hatte schon seine Gründe weswegen sie SMT anfangs daktiviert hatten, denn es drohte ein Verfahren.

Natürlich wäre das Design auch auf erhöhte Takte ausgelegt worden, keine Frage. Und zu Zeiten des K5 war auch Alpha noch bei "geringen" Taktraten.

Alpha hattte aber immer wieder Shrinkversionen aufgelegt, die eben nicht nur sich EV-x nannten, es war immer wieder ein Refresh y zu sehen. Die bekam dann eine zweite erweiterte Nummer.
Erstversion EV-x
Zweitversion EV-xy (Shrinking)

Vom EV-6 zum EV67, der Systemlink blieb das EV-6 Protokoll, wie beim Athlon auch :)
So gesehen hatten die Alpha CPU-Designer schon beim Design weiter in die Zukunft gedacht, inclusive Shrinking.
Der K5 hingegen scheint da weniger auf Skalierung beim Shrinking entworfen zu sein, wie auch der Cyrix M2.

Bei dem Itanium scheint da auch gewisse Skalierung eingebaut worden zu sein.

Der Einwand von rkinet ist mir auch schon mehrfach vor die Augen gekommen.
Kann da aber nichts sicheres nachschieben.

Politisch ist dies aber naheliegend, da intel immer wieder auf die zwingende Notwendigkeit von Kompilern hinweist.
Sie verlagerten ja die Optimierung komplett auf Software. Die CPU hat nur noch zu rechnen.
Software kann auch leichter Änderungen bekommen, wie Hardware, in so fern hat es schon was.
Es kann auch viel später mit einem alten Hardware-Design noch nachträglich potentiell viel Leistung herausgeholt werden

Warum soll man seine Kunden nicht darauf erziehen deswegen beständig ihre Softwarebasis zu Kompilieren?
Der Gewinn bei der Leistung ist ja naheliegend (fast zwangsläufig beim itanium) , und zugleich wird so individuell auf den Kunden zugeschnitten.
Das sieht die Softwareindustrie auch gerne, wenn halt auch Kundenspezifisch zugeschnitten wird.
Raubkopieren wird dadurch auch schwieriger.

Das Konzept steht und fällt aber mit dem Kompiler 8) (und der Softwarebasis dahinter)

Oder ist Portierbarkeit doch wichtiger, als absoluter Leistungsgewinn?
Ich denke man sollte da noch mal wirklich schauen, wie es mit der 100% Binärkompatibelität ist.

Man könnte da auch von 100% Binär-Kompatibelität sprechen, wenn der Itaniumkompiler alte Binärdateien für den Itanium4/5/6 jederzeit umsetzen kann für frischere Kerne des Itaniums.
Der Itanium-Kompiler ist da ja wesentlich wichtiger für den Itanium , als für jede andere Architektur!

MFG Bokill

[i_hasser]

Ich wollte doch damit nur sagen, dass - gäbe es Alpha heute noch - die CPUs nicht 2mal so schnell wie alle anderen wären. Gute CPUs, keine Frage - aber da steckt auch keine Magie dahinter ;) (oder zerstöre ich gerade mit diesem letzten Satz den Glauben einiger Alphaianer?).

[Bokill]

:) (zum festen Glaubensbekenntnis an den Alpha, is ja auch nur spezielles von Menschen bearbeitetes Stück Silizium)

[rkinet]

65 nm, 45 nm ... das Ende von 'genialen' CPU-Designs ?


Im Prinzip kann man bald (so ab 2006) zwei o. vier Cores auf ein DIE 'klatschen',
außer das Fertigungsverfahren bzw. das CPU-Design benötigt zuviel Strom.

Bei IBM steht die Ampel auf gelb-grün, schon 90nm ist akzeptabel gut. Vielleicht sogar schon auf 'leuchtend' grün, den IBM hat indirekt bereits sehr stromsparende Techniken für zukünftige Chips angekündigt.

Bei AMD muß man die 90nm Opterone abwarten, aber es gibt ja eine enge Kooperation bzgl.Fertigung.

Bei Intel ist der Itanium auf gelb-rot, da jetzt schon heiß und das 65nm Verfahren bei Intel läuft nicht unter 'low power'. Wie es da einigermaßen brauchbar weitergehen kann, weis ich nicht.


Auch bekommt man bei vier x86-64 oder PowerPC auch noch genügend (der gut kompakten) Opcodes in die CPUs rein bei erträglicher Busbreite, während der Itanium schon als 'Single-Core' unter Codemangel leidet.

Bleibt da nur die Hoffnung auf Algorithmen, die eben kompakt genug für die jeweiligen onchip Caches sind. Und eine überschaubare Anzahl an Daten, die in die CPU hinein müssen.
Wie man sieht, muß man eine ganz schöne Liste an Einschränkungen beim Itanium beachten, die die anderen Designs so nicht kennen. Im Prinzip hat der Itanium seine Blütezeit schon hinter sich, als er mit herausragend großen Caches seine Schwächen gut kompensieren konnte.
Allein IBMs PowerPC jetzt mit riesigem (und wohl auch recht schnellen, da hochfrequenzgünstig nahe bei der CPU) L3 läßt den Itanium schon sehr 'alt' aussehen.

Ich finde, man sollte nicht nur CPU-Designstudien betreiben, sondern alle Koponnenten beim Itanium und der Konkurrenz betrachten.


Bei IBM ist ein deutlicher fertigungstechnischer Vorsprung und ein kompaktes HighSpeed-Design vorhanden, das erstklassig ist.
Der Itanium 'ersäuft' im Stromverbrauch und liegt im Takt ja auch schon unter IBM.
Der Opteron ist Mittelfeld, aber universell einsetzbar, ein Massenprodukt und fällt bei 'Int' kaum ab.

Ich sehe die Nische für den Itanium nicht und er hat zuviele 'aber'.

[Treverer]

Original geschrieben von PuckPoltergeist
Massiv-parallele Systeme, was aber z.Z. weniger an der CPU liegt, sondern mehr an den Firmen, die Systeme mit dem Itanium anbieten.

häh, komische antwort. denn: wieso ist gerade das denn ein besonderer nischenmarkt für den itantium? warum sollte man keine massiv-parallelen system aus dem power5 basteln? klar, du sagst es selbst, es liegt an den anbietern. aber das war ja überhaupt nur die aussage hier: das jetzt mit dem power5 auch die letzte nische fällt. die meinung von manchen war aber weiterhin, es gebe immer noch eine nische. welche? also, die frage bleibt...

wenn man die benches sich anschaut, dann frage ich mich auch, wie der kommende itanium dies aufholen soll? m.w. soll er mit 24mb l3-cache kommen, nicht dual-core - und welcher takt? das reicht bestimmt nicht. und wieviel strom verbrutzelt der power5, d.h. auf welchen takt könnte er noch kommen?

also: ist schon ein sargnagel mehr für den itanium....

[PuckPoltergeist]

Original geschrieben von Treverer
häh, komische antwort. denn: wieso ist gerade das denn ein besonderer nischenmarkt für den itantium? warum sollte man keine massiv-parallelen system aus dem power5 basteln? klar, du sagst es selbst, es liegt an den anbietern. aber das war ja überhaupt nur die aussage hier: das jetzt mit dem power5 auch die letzte nische fällt. die meinung von manchen war aber weiterhin, es gebe immer noch eine nische. welche? also, die frage bleibt...

Die Nische hat der Itanium deswegen, weil es nur mit ihm so große Systeme (nicht Cluster) gibt.


wenn man die benches sich anschaut, dann frage ich mich auch, wie der kommende itanium dies aufholen soll? m.w. soll er mit 24mb l3-cache kommen, nicht dual-core - und welcher takt? das reicht bestimmt nicht.

Wenn der Itanium ein neues Speicherinterface bekommt, sowie größere Caches, sollte er schon deutlich aufholen. Die jetzige Systemanbindung ist AFAIK ein Zugeständnis an HPPA, damit die CPUs pinkompatibel sind.


und wieviel strom verbrutzelt der power5, d.h. auf welchen takt könnte er noch kommen?

Offizielle Zahlen habe ich nicht, aber der Power4 muss wohl so um die 160W verbraten. Für den Power5 werden 150W - 200W angenommen.

[Treverer]

Original geschrieben von PuckPoltergeist
Die Nische hat der Itanium deswegen, weil es nur mit ihm so große Systeme (nicht Cluster) gibt.



Wenn der Itanium ein neues Speicherinterface bekommt, sowie größere Caches, sollte er schon deutlich aufholen. Die jetzige Systemanbindung ist AFAIK ein Zugeständnis an HPPA, damit die CPUs pinkompatibel sind.



Offizielle Zahlen habe ich nicht, aber der Power4 muss wohl so um die 160W verbraten. Für den Power5 werden 150W - 200W angenommen.

wie dünn deine posts werdem, wenn man die quotes rausnimmt *lol*

also, erster satz: ja und? bleibt das so, NACH dem power5?

also, zweiter satz: wenn wenn wenn....wenn der itanium schneller wird, dann wird er auch schneller, oder wie? ist denn irgendwas geplant außer größern cache? und reicht das, um 70% mehr leistung zu bringen? das waren meine konkreten fragen. wenn man keine antworten darauf kennt, kann man es ruhig zugeben...

also, dritter satz: das glaube ich jetzt erst mal nicht. wo hast du denn die zahlen her? power5 läuft doch auch mit soi, wie kommst du da auf 150w? einfach mal so zahlen reinwerfen ohne auch nur einen hinweis, wie du darauf kommst - unseriös. nicht mal gesagt hast du, du hättest sie irgendwo gelesen. nur geträumt, wie?

[i_hasser]

Den PA-RISC gibts in Aufläufen von bis zu 128 CPUs pro System... ich denke da hat der Itanium wenig Chancen.

[PuckPoltergeist]

Original geschrieben von Treverer
wie dünn deine posts werdem, wenn man die quotes rausnimmt *lol*

Entweder wird sich beschwert, weil man zu wenig zitiert oder irgend jemand beschwert sich, dass es zu viel ist. *buck*


also, erster satz: ja und? bleibt das so, NACH dem power5?

Ja, die Systeme sind nicht bis zu 512 oder gar 1024 CPUs stark.


also, zweiter satz: wenn wenn wenn....wenn der itanium schneller wird, dann wird er auch schneller, oder wie? ist denn irgendwas geplant außer größern cache? und reicht das, um 70% mehr leistung zu bringen? das waren meine konkreten fragen. wenn man keine antworten darauf kennt, kann man es ruhig zugeben...

Frag das Intel oder HP. Ich habe die Gründe für das zum teil schlechte Abschneiden der Itaniums angeführt, und beim Systeminterface den Grund dafür. Ob und wann das geändert wird, weiß ich natürlich auch nicht.


also, dritter satz: das glaube ich jetzt erst mal nicht. wo hast du denn die zahlen her? power5 läuft doch auch mit soi, wie kommst du da auf 150w? einfach mal so zahlen reinwerfen ohne auch nur einen hinweis, wie du darauf kommst - unseriös. nicht mal gesagt hast du, du hättest sie irgendwo gelesen. nur geträumt, wie?

http://www.aceshardware.com/forum?read=115090200

Wie schon geschrieben, keine offizielle Zahlen. Die habe ich bis jetzt auch nicht gefunden, da IBM offenbar auch nichts angibt.

[Treverer]

na ja, wenn ich das richtig sehe, dann kostet allein ein netzteil 800$ :o

http://www.tpc.org/results/individual_results/IBM/IBM_570_4_20040712_ES.pdf

[PuckPoltergeist]

Original geschrieben von Treverer
na ja, wenn ich das richtig sehe, dann kostet allein ein netzteil 800$ :o

Wart erst mal ab, was dann für die p6xx-Serie verlangt wird. ;D

Wobei ich da dann aber auch auf die SPEC-Werte gespannt bin.

[mtb][sledgehammer]

Zu den Power 4/4+/5 Prozessoren habe ich auch keine Angaben, allerdings zum G5, welcher zumindest mit dem Power 4 grob (d.h. keine Abweichung von 50%) vergleichbar sein sollte. Quelle C't 20/03 Seite 103.

Rechner - Leistungsaufnahme ruhender Desktop - Leistungsaufnahme Volllast
Power Mac G5 1,8 GHz - 124 W - 135 W
Power Mac G5 2x 2,0 GHz - 154 W - 166 W
Der zusätzliche Prozessor, 200 MHz und eine ATI Radeon 9600 statt einer GF FX 5200 führen also zu 30 bzw. 31 W zusätzlicher Leistung.

Der Power 4 hat imVergleich zum PPC970 kein AltiVec, weniger Pipeline Stufen, weniger Takt . Dafür sind 2 Kerne auf einem Chip, der gemeinsame L2 Cache ist dreimal so groß und es kommen noch L3 und DRAM Controller dazu.

IMO dürfte man daher pro Power 4 Kern irgendwo in einem Beriech von 30-50 Watt liegen. Der Power 5 entsprechend noch ein bischen mehr.

Edit: Ich kanns mir auch schwer machen, hab ein paar Seiten weiter geblättert(S.117), dort stehen folgende Daten:
PPC970 1,8 GHz: 42 W
Power4+: 82 W (so wie ich es verstehe für einen Chip, also 2 Kerne)

[PuckPoltergeist]

Original geschrieben von mtb][sledgehammer
Power4+: 82 W (so wie ich es verstehe für einen Chip, also 2 Kerne)

Also die Tabelle ist da schon etwas verwirrend, da dort die Angaben pro Chip und pro Core vermischt sind. Und hier steht der Itanium bei der Verlustleistung auch noch recht gut da (<55W).

[mtb][sledgehammer]

Das ist der Deerfield in der LV Ausführung, der ist logischerweise etwas genügsamer.

[PuckPoltergeist]

Original geschrieben von Bokill
Der HP PA-RISC 8800 hat die gleiche Mainboard Basis wie der Itanium(i? )

Ob die gleichen Boards verwendet werden weiß ich jetzt nicht, die gleichen Chipsätze auf jeden Fall (ZX1 und SX1000 von HP).


Cluster, Grid Computing ist an sich kein Kriterium für eine spezielle Prozessorarchitektur, jedenfalls nicht mehr seit spezielle Chips "Fabrics" ( "Gewebe" ) den verteilten Datenverkehr übernehmen.
Erleichternd für diese Fabrics ist, dass auch jenseits von SATA/SCSI deutlich leistungsfähigere Protokolle existieren, um Festplatten/CD-Rom an Systeme anzubinden.

Was den Power 4/5 Alpha 21364 und auch den K8 hervorheben, ist, dass sie schon in kleinen Aggregaten ohne fremde Fabrics verbunden werden können.

Der Bus ist in diesem Sinne bei solchen grossen Rechnerverbünden schon lange tot, die einzelnen Knoten müssen wesentlich intelligenter verbunden werden, die Fabrics sind genau an diesen geschwindigkeitsbestimmenden Stellen.

Das ist mir bekannt, aber es gibt diese riesigen SMP-Maschinen trotzdem nur mit dem Itanium (und MIPS), womit er seine Nische schon hat.
Die Alpha-GS Serie kommt auf 128 Prozessoren, SUN packt bis zu 144 zusammen, und Systeme mit Power-Prozessoren kommen bis jetzt mit bis zu 32 CPUs. SGI packt bei den Altix im Moment bis zu 256 CPUs zu einem Knoten zusammen, und die Knoten können via NUMALink untereinander zu schared-memory Systemen zusammen gekoppelt werden.
Links gebe ich dazu jetzt nicht an, das steht auf den Homepages der Hersteller.

[HenryWince]

@treverer

> na, ich würde auch nicht "technisch" sondern "markttechnisch" sagen.

Das kommt schon eher hin ;-)

> kannst du, henrywince, mal erklären, um welche nischen es sich da handelt?

IA-64 ist vor allem im technisch/wissenschaftlichen Bereich sehr stark. Schau dir nur mal an wer alles SGI's Altix Maschienen verwendet.

Kevin Krewell (Chefeditor von Microprocessor Report)
"It's a matter of lowering expectations based on the original promises of Itanium. It really has now settled into the niche of big-iron, Unix-RISC replacement"

> und welche technischen verbesserungen - neben dem obligatorischen cache-blähungen - sollen in den zukünftigen itanium?

1) Systemschnittstelle & SMP Glue Logic => Socket 775@1200"MHz"
2) Massives (Symetrical) Multithreading (Genau daran arbeitet Mr. Tanglewood)
3) Multicore
4) Powermanagement (immerhin gibts ja schon eine 30W Variante für den Bladeeinsatz)
5) Compiler Improvements
6) ...

> [MPP und IA-64] das jetzt mit dem power5 auch die letzte nische fällt.

Glaub ich nicht -- dafür gibt es immer noch Anwendungen bei denen der Power5 keine Konkurenz ist (auch wenn dieser Markt sehr klein ist). Übrigens hat Intel den Vorteil, dass sie jedem Itaniums verkaufen. Die POWER5 CPUs gibts aber nur im Bundle mit einem Server von IBM. Mag sein das in manchen Köpfen immer noch rumspukt wie IBM sich einstmals aufgeführt hat...

@rkinet
> [snip irrelevantes dokument] Habe jetzt in dem Dokument nicht DEN IA64 Befehlssatz erkennen können.

Kein Wunder -- das ist ein High Level Dokument, dort findet man solche Details freilich nicht. Mach dich erst mal kundig bevor du dauernd Märchen erzählst!

In Volume 3, Kapitel 4 des Itanium Software Developer Manuals ist die exakte Beschreibung des Instruction-Encodings. Siehe http://developer.intel.com/design/itanium/manuals/iiasdmanual.htm

> Meines Wissens nach will/wollte Intel nach Stand der Technik der Hardware den Instruktionssatz jeweeisl anpassen und durch dazu optimierte Compiler unterstützen.

Das "Instruktionsset" an den "Stand der Technik" anpassen heist nichts anderes als IA-64 zu erweitern. Die Binärkompatibilität ist davon nicht betroffen.

> Auch bekommt man bei vier x86-64 oder PowerPC auch noch genügend (der gut kompakten) Opcodes in die CPUs rein bei erträglicher Busbreite, während der Itanium schon als 'Single-Core' unter Codemangel leidet.

Kannst du das denn belegen? Ich glaube nicht! BTW: Schau dir mal die L3 Bandbreite an...

Das die Systemanbindung der _jetzigen_ Itaniums deutliche Schwächen zeigt ist unbestritten. Du kannst sicher sein, dass Intel das als nächstes angeht.

>Bleibt da nur die Hoffnung auf Algorithmen, die eben kompakt genug für die jeweiligen onchip Caches sind.

Der Cache-Bedarf für Algorithmen ist beim Itanium kein Problem. Durch die RSE kann man z.B. sogar auf einige Code-Aufbläh Tricks wie Loop-Unroling verzichten.

> Und eine überschaubare Anzahl an Daten, die in die CPU hinein müssen.

Die Anzahl der Daten werden von der ANWENDUNG vorgegeben. Wenn du eine Anwendung hast, die ein sehr großes Working-Set hat wird sich der Itanium sehr gut schlagen (passt ja auch viel rein in den grossen L3).

> Im Prinzip hat der Itanium seine Blütezeit schon hinter sich, als er mit herausragend großen Caches seine Schwächen gut kompensieren konnte. Allein IBMs PowerPC jetzt mit riesigem (und wohl auch recht schnellen, da hochfrequenzgünstig nahe bei der CPU) L3 läßt den Itanium schon sehr 'alt' aussehen.

Ich bin wahrlich kein Freund von IA-64, aber es gibt einige gute Gründe warum man IA-64 noch nicht zum alten Eisen rechnen sollte. Warte erst mal ab wie sich Tanglewood schlagen wird bevor du den Itanium beerdigst.

[rkinet]

@HenryWince ich kannte nur allgemeine Infos zum OpCode des Itaniums und eben die Pläne von Intel, den Compiler je nach Hardwarestand spezifisch zu opimierern.
Daher meine (wohl nicht zutreffende) Feststellung.

Was mich mal wieder wundert ist der Verweis auf 'zukünftige' Optimierungen mit denen Intel alles wenden will.
Es geht schließlich nicht um eine Technologiestudie, sondern beim Itanium um ein Produkt im Verkauf. Und dort ist die Mängelliste groß.

Die Zahl der Itaniumkunden ist überschaubar und die werden nicht mit dem 'Tanglewood ' erscheinen ihre Kisten auf den Schrott werden. Das wird immer mehr zu einer einsamen Veranstaltung von Technik-Freaks.
Intel wollte 2004 100.000 Itanium verkaufen, letzt kaum noch was davon in der Presse. Und M$ kämpft um Win64, obwohl Win64 als IA-Edition ja schon draußen ist. Nur, hab bisher noch nie einen Kauf IA64 mit Win64 im Bundle gehört.
Nur für die 20-50 Referenzkunden, die IA64 unter Windows nutzen, ist die Version wohl stabil genug für ihren Bedarf.

Der Rest der Menschheit kauft Xeon 64, Opteron, SPARC oder PowerPC in Stückzahlen.


Der Itanium ist heute schon ein absoluter Exot, obwohl er ja fast ewig am Markt ist.
Ok, man beschäftigt sich intensiv mit ihm, nur bei Intel gibts Stückzahlen in 64 Bit schon 2004 zu 99,9% über den Xeon 64. Wie die Kundschaft dann wieder umerziehen in einigen Jahren ?

[Dresdenboy]

Original geschrieben von intel_hasser
Der K5 hat ja Alpha Technik geerbt (die Integer-Einheit) - und wurde prompt zu komplex für hohe Taktraten, daher auch der Zukauf vom Nx686 seitens AMD. Der K5 hatte doch einen Kern basierend auf dem AMD 29k (mit nur geringen Änderungen). Hatten Alpha-Leute beim 29k mitgemacht?

[Bokill]

@intel_hasser
Jetzt bist du gefordert ;)
Auch wenn Indianer ehemals beim Alpha dabei waren, so bedeutet dies noch lange nicht, dass ein Design übernommen wurde ;) ( Quellen? ) *fiesnachbohr*

Aber ich vermute, dass einige Entwickler vom K5 sich inspirieren liessen vom Design.

@HenryWince
Dann war meine Aussage falsch?

Man könnte da auch von 100% Binär-Kompatibelität sprechen, wenn der Itaniumkompiler alte Binärdateien für den Itanium4/5/6 jederzeit umsetzen kann (muss) für frischere Kerne des Itaniums.

EV-8 (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1771175#post1771175)
Jenfalls dahingehend, dass wirklich 100% Kompatibler Code generiert wird! (und eben nicht erst mal durch einen Kompiler geagt werden muss ! )

Seitenwageninstruktiuonen an sich, sind ja nichts neues mehr, da hat AMD ja eine ähnliche Einstellung. Wenn`s was nutzt kommt ne neue Funktionseinheit dazu

Die VIA Erweiterung zum schnellen Codieren von Kryptoschlüsseln ist da ja ein ganz heisser Kandidat.

MFG Bokill

[i_hasser]

Das glaub ich so mal nicht. Der AMD 29k stammt von ~1990, damals hat noch niemand an Superpipelined CPUs gedacht, geschweige denn an RISC-artigen Desings.

Und wenn doch, dann nur an ganz ganz wenigen Stellen. AMD hat den K5 nämlich fast garnicht fertigbekommen, da hat die Entwicklung einfach ziemlich lange gedauert. Daher gab es vor dem eigentlichen K5 den 5k86 - von der Sache her ein K5, allerdings ohne Sprungvorhersage und da fehlten noch ein paar andere Sachen. Desswegen war dessen IPC auch deutlich niedriger.

Im K5 selbst sitzt afaik die Integer-Einheit von einem der Alphas - direkt ohne große Änderungen übernommen. Das zeigt sich auch zu deutlich in der Integerleistung, die liegt höher als bei einem Pentium1 166MHz (sagen wir bei einem 100MHz K5). Dummerweise ist der Cache vom K5 etwas langsamer (dafür ist es eben mehr, 34kB L1 statt 16kB/32kB für P1/P1MMX) und die FPU ist absichtlich nicht zu gebrauchen (damals war das wirklich nur bei Spielen wichtig, und der K5 ist keine Spiele-CPU).

http://www.i-hasser.net/benchmark/result/show4/show.php?sortby=R_INT&pagenum=3&sorts=ASC&pagesize=20&s_fields=3&s_bool0=AND&s_text0=&s_target0=NAME&s_do0=NONE&s_bool1=AND&s_text1=0&s_target1=NAME&s_do1=NONE&s_bool2=AND&s_text2=0&s_target2=NAME&s_do2=NONE&opt_use_vendor=yes

Plätze 56, 58 und 60 sind K5. Da drunter sind haufenweise schneller getaktete Pentium1 und Cyrix.

Hier mal ein Bild vom 29k: http://cpu-museum.de/?m=AMD&f=29k+%2F+29050

Das Desing vom 29k unterscheidet sich auch ziemlich stark vom ROPs Befehlssatz des K5. Der 29k kennt zum Bleistift 256 Register.

[i_hasser]

Ich könnt mich schwarz ärgern! Find den Link nicht mehr, der war perfekt :-/

Da wurde sogar kurz auf den Alpha eingegangen. Hab jetzt nur das hier gefunden, aber da ist der K5 nicht dabei - so schnell geb ich aber net auf ;):

http://www.azillionmonkeys.com/qed/cpuwar.html
http://www.azillionmonkeys.com/qed/cpujihad.shtml


EDIT: Ich muss jetzt mal ein bisschen Frust ablassen. Das Bild hier hab ich jetzt zum 2. mal im Netz gefunden, auf Seiten die eigentlich eher professionel aufgemacht waren:

http://www.geocities.com/cfleri/Diagrams/List.gif

Das ist doch absolut sinnfrei! Bis 4th Generation haut die Sache ja noch hin, aber die Einteilung bei 5th Generation ist einfach nur inkompetent.

Sowohl der K5, als auch der Cyrix 6x86 waren dem Pentium1 Desingtechnisch überlegen. Aber dann noch die Einteilung vom 6x86MX - der hat 4mal so viel Cache wie der 6x86 und das wars praktisch. Und dafür soll der weiter entwickelt sein als ein 6x86?

Dann die unterschiedliche Einteilung von K6-2 und K6-3. Das sind zwar die selben CPUs, bis auf den integrierten L2 aber ist ja egal - der K6-3 ist eben 686 und der K6-2 586, obwohl der K6-3 nicht die 686 Befehle versteht (die übrigens schon der Cyrix 6x86MX konnte der trotzdem als 586 eingestuft ist).
Aber abgesehen davon scheint ja der PentiumMMX ein besserer 586er als der Pentium1 zu sein - wegen MMX? Toll, der 6x86MX versteht wie gesagt alle Befehle vom Pentium2, und ist trotzdem nur 586. Nebenbei ist der natürlich Desingtechnisch dem Pentium1 weit überlegen, aber das sagte ich ja schon.

Und zu 8th Generation sag ich lieber garnix, sonst platzt mein Blutüberdruckventil :-X

[PuckPoltergeist]

Original geschrieben von intel_hasser
Das glaub ich so mal nicht. Der AMD 29k stammt von ~1990, damals hat noch niemand an Superpipelined CPUs gedacht, geschweige denn an RISC-artigen Desings.

Der 29k ist eine RISC-CPU (http://cpu-museum.de/forum/viewtopic.php?p=2374#2374) und MIPS kam 1989 auf den Markt.

[Dresdenboy]

Original geschrieben von intel_hasser
Das glaub ich so mal nicht. Der AMD 29k stammt von ~1990, damals hat noch niemand an Superpipelined CPUs gedacht, geschweige denn an RISC-artigen Desings.An Superpipelining wurde bestimmt schon gedacht (wie auch vor 25 Jahren schon an OOO). Du meinst hier sicherlich superskalare Ausführung. Die kannte der 29k ja schon. Und RISC-Artigkeit war damals schon nichts ungewöhnliches.

Ich habe noch etwas Informatives gefunden:

AMD borrowed heavily from the microarchitecture work that was done for the superscalar 29K, which was designed earlier, and much of the design team had 29K experience.

Quelle: AMD’s K5 Designed to Outrun Pentium (http://www.dc.uba.ar/people/materias/oc2/apuntes2003/k5.pdf)

Die Integer-Leistung rührt sicher auch daher, daß bis zu 4 ROPS/Takt ausgeführt werden können. Bei einfachen Integer-Befehlen (die in je 1 ROP übersetzt werden können), ergibt das ein max. x86 IPC von 4.

[i_hasser]

Ja, aber so viel hat der 29k auch nicht mit dem K5 zu tun. Überleg mal, da sind 5 Jahre dazwischen - schon die andere Integereinheit (glaube kaum, dass die vom 29k vom selben Alpha stammt) macht da einen großen Unterschied.

@Puck

Meinte das auf x86 bezogen. Damals gab es keine CPUs mit mehreren Pipelines, überhaupt war Pipelining damals noch in den anfängen.

An CISC zu RISC Übersetzung war garnicht zu denken.

[Dresdenboy]

Auch interessant:
"Most of the 29K principles did live on in the Intel/HP IA-64 architecture."

(Quelle: http://bwrc.eecs.berkeley.edu/CIC/archive/cpu_history.html#29K (http://bwrc.eecs.berkeley.edu/CIC/archive/cpu_history.html#29K))

[Bokill]

Da is was feines von Google ;)

William Michael (Mike) Johnson
Mike Johnson is vice president of AMD's Connectivity Solutions Division and an AMD senior fellow. He is responsible for overseeing the development of communications and networking products and technology for AMD platforms.

Mike joined AMD in 1985 as the chief architect of the 29K family of microprocessors, and held various management positions on the 29K processor product line and on the K5 and K7 processors. Most recently, he was vice president of the Advanced Architecture Lab, responsible for technology development in the areas of processor, multimedia, networking, telecommunications, and personal computer system products.
Prior to his AMD career, Mike was an architect and designer of early RISC processors at IBM Austin.

Mike holds bachelor's and master's degrees in electrical engineering, both from Arizona State University. He also holds a Ph.D. in electrical engineering from Stanford University

http://www.amd.com/us-en/Corporate/VirtualPressRoom/0,,51_104_570_8735,00.html

und eine weitere Person ...

Rich Witek

Rich Witek was appointed corporate fellow, the highest position in the company's Member of Technical Staff (MTS) program. He is the first AMD employee to hold this position.

Rich provides strategic technical leadership for AMD's Personal Connectivity Solutions (PCS) business unit, which develops products for non-PC connectivity devices including web tablets, auto navigation and entertainment systems, and portable and wired Internet access devices and gateways.

Rich has 24 years of hardware and software experience, with the past 17 years devoted to full custom VLSI CPU and system design. Rich received a BA in Computer Science and Math in 1976 from Aurora College. He has worked for leading high tech companies throughout his career, including Bell Labs, Digital Equipment Corporation and Apple, and in 1998, co-founded Alchemy Semiconductor, Inc.

Rich has played a major role in six implementations of leading edge CISC and RISC designs.

He was the co-architect of 1. DEC ALPHA and did architecture work on 2. ARM, 3. PowerPC, 4. DEC Prism, 5. DEC VAX, and 6. VAX Vectors.

Rich was lead micro architect for 8. StrongARM, the first two 9. 10. Alphas, and 11. uPRISM.

Rich consulted and reviewed designs for several other CPUs and holds 22 patents in area of CPU, Cache, and system design. Rich has also co-authored several IEEE papers and presented papers at several technical conferences, and co-authored the "Alpha Architecture Reference Manual."

:)

MFG Bokill

[Bokill]

Prozessorgeflüster
HP PA-8000 kommt, AMD 29000 geht, NexGen rüstet auf (http://www.heise.de/ct/96/01/026/)

Abschied und Beginn
AMD will sich nach dem Zukauf von NexGen ganz auf das x86-Geschäft konzentrieren und die 29k-Linie aufgeben. Bislang hat die 29k-RISC-Familie zusammen mit Intels 960er eine vorherrschende Rolle im Embedded-Markt ... Das letzte Familienmitglied, der 29040, machte zudem viele Probleme, bug-frei ist er bis heute nicht - wird er jetzt wohl auch nie werden.
Weiterhin läuft zum Jahresende der Herstellungsvertrag für 486er mit DEC aus. Deren Fab wurde zwischenzeitlich an Motorola verkauft, die somit - Ironie des Schicksals - vertragsgemäß noch bis Ende 95 Prozessoren des x86-Konkurrenten herstellen muß.
Mit der Aufgabe der 29000er schafft sich AMD Herstellungskapazität - wahrscheinlich auch für aktuelle NexGen- Produkte, die derzeit noch von IBM gefertigt werden
...

:)

MFG Bokill

[i_hasser]

Hab ja auch nicht gesagt, dass man nicht viele Ideen und Erfahrungswerte vom 29k mit zum K5 genommen hat ;).

Die Seite hab ich jetzt leider nicht gefunden. Ich hab sogar noch das layout vor Augen, aber mit allen möglichen und unmöglichen Schlüsselwörtern hat er nix gefunden.

[PuckPoltergeist]

Original geschrieben von intel_hasser
Meinte das auf x86 bezogen. Damals gab es keine CPUs mit mehreren Pipelines, überhaupt war Pipelining damals noch in den anfängen.

An CISC zu RISC Übersetzung war garnicht zu denken.

Dann verstehe ich den Zusammenhang nicht. Ein RISC-Unterbau bei x86 war damals noch kein Thema, der wurde erst mit dem K5 vollführt. Wieso kann aber ein Teil der K5-Technologie nicht vom 29k kommen, wohl aber vom Alpha?

[i_hasser]

Weil der 29k von der Implementierung her viel älter ist als der K5 und wie Bokill schon zitiert hat auch zu 486er Zeiten schon aufgegeben wurde.

Die Alphas dagegen waren zu K5 Zeiten mehr oder weniger in ihrer ewig währenden Blütezeit ;) (bis DEC...).

[PuckPoltergeist]

Das ist doch aber kein Grund, auf evtl. bewährte Techniken zu verzichten. Laut dem Zitat vom Dresdenboy lebt ja einges von den Ideen des 29k noch im Itanium.

[i_hasser]

Ja, hab ich doch auch gesagt

Hab ja auch nicht gesagt, dass man nicht viele Ideen und Erfahrungswerte vom 29k mit zum K5 genommen hat ;).

Hatte mich bei

Ja, aber so viel hat der 29k auch nicht mit dem K5 zu tun.

auch ziemlich auf die Implementierung selbst bezogen. Also frei nach dem Motto der K5 ist ein 29k mit x86 Decoder - das ist er definitiv nicht.

[mtb][sledgehammer]

http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1760673#post1760673
Ich denke der link passt hier gut rein: Die Konkurrenz schläft nicht - wann fällt die letzte Nische des Itanium?

[PuckPoltergeist]

Original geschrieben von mtb][sledgehammer
http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1760673#post1760673
Ich denke der link passt hier gut rein: Die Konkurrenz schläft nicht - wann fällt die letzte Nische des Itanium?

Cray hat ja mit Seastar schon eine interessante Technik parat (bis zu 300 Prozessoren pro Knoten), aber SGI hat auf diesem Gebiet jahrelange Erfahrung. Solange bei SGI niemand auf die Idee kommt, Supercomputer mit Opterons zu bauen, hat der Itanium erstmal ein relativ sicheres Plätzchen.
Intel und HP dürfen allerdings nicht schlafen. EPIC ist eine interessante Technik, aber dass das alleine nichts nützt, hat der Alpha ja gezeigt. :( Und es gibt noch immer einige Bewerber, die in der obersten Liga mitspielen wollen. :) AMD sehe ich heute und morgen noch nicht dort, aber mal schauen, was der K9 bringt.

[Dresdenboy]

Original geschrieben von intel_hasser
Also frei nach dem Motto der K5 ist ein 29k mit x86 Decoder - das ist er definitiv nicht. Ich erinnere mich an eine Aussage eines AMD-Entwicklers, welche etwa besagte, daß man vom 29k ausging, aber am Schluß einen RISC-Core für den K5 hatte, der noch weit davon entfernt war, sehr gut für die Ausführung von übersetztem x86-Code geeignet zu sein. Der NexGen-Core war da schon wesentlich besser für diesen Zweck angepasst.

Und hier noch ein Zitat von einem K5-Mitentwickler:
The K5 core was based on a superscalar 29K core we developed 5 years ago, but which is just being turned into a product this year. (The price/performance characteristics didn't really fit AMD's embedded processor business model until now.) The K5 core wasn't copied directly from that, we just used the same basic principles.

Dave Christie
AMD (Quelle (http://groups.google.com/groups?hl=en&lr=&ie=UTF-8&c2coff=1&safe=off&selm=D65Mq1.FoG%40txnews.amd.com))

[Desti]

http://news.bbc.co.uk/2/hi/technology/3532706.stm

US space agency Nasa is to get a massive supercomputing boost to help get its shuttle missions back in action after the 2003 shuttle disaster.

Project Columbia, a collaboration with two technology giants, will mean Nasa's computing power will be ramped up by 10 times to do complex simulations.

It will be one of the world's biggest Linux-based supercomputers.

The new supercomputer will help the agency model flight missions, climate research, and aerospace engineering.

The system will have 500 terabytes of storage, the equivalent of 800,000 CDs. It will use the might of 10,240 Intel Itanium 2 processors for complex computer simulations.

Nasa said the supercomputer will help patch holes in its computing power limitations that were highlighted following the Columbia shuttle disaster in which seven astronauts were killed.

"This will enable Nasa to meet its immediate mission-critical requirements for return to flight, while building a strong foundation for our space exploration vision and future missions," said Sean O'Keefe, Nasa administrator.



Based on SGI Altix computers
Very large node cluster
Each Altix node has 1,000Gb of memory
Has 20x512 processors
Uses SGI switching technology and Linux operating system

[PuckPoltergeist]

Original geschrieben von Desti
Has 20x512 processors

Davon weiß aber SGI noch nichts. Außerdem kann Linux bis jetzt nur 256 CPUs verwalten. :]

edit: Halt, das letzte nehme ich zurück. Bei den Itaniums sind unter Linux bis zu 512 CPUs drinn.

[Desti]

Original geschrieben von PuckPoltergeist
Davon weiß aber SGI noch nichts. Außerdem kann Linux bis jetzt nur 256 CPUs verwalten. :]

edit: Halt, das letzte nehme ich zurück. Bei den Itaniums sind unter Linux bis zu 512 CPUs drinn.

Wenn ich mich recht erinnere, hat SGI doch einiges am SMP Support im Linux Kernel selber eingebracht?

[rkinet]

http://configure.us.dell.com/dellstore/config.aspx?c=us&cs=19&kc=6V412&l=en&oc=DXPS3RS&s=dhs


Der 3,6 Ghz ist selbst bei Dell nue mit Lieferverzögerungen erhältlich.

Ab 22.8. = in zwei Wochen fällt sein Preis auch noch auf 417$, also gehobener Mainstream.
Dell wird wohl (wie üblich) verzögert den Preis senken, aber wie lange geht das gut ?

Abhilfe packt erst vielleicht Stepping 'E-0', daß aber für Oktober gehandelt wird.


So wie es aussieht endet der Prescott eh bei 3,8 Ghz - in geringen Dosen ? http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2152

Ob 3,73 oder 4 GHz, hier kommt der verstärkte und erweiterte 2M-Prescottabkömmling zum Einsatz mit noch unbekanntem Strombedarf.
Tippe mal, der 2M-Kern wird auch mit halbierten L2-Cache als 1M P4-E und FSB1066 auf den Markt kommen und für die höheren Taktraten eingesetzt werden. Der 'klassische' Prescott dann bis etwa 3,6 /3,8 GHz und alles darunter bis zum Celeron D.


Bin mal gespannt, ob Intel die Presirunde zum 22.8. noch kurzfristig schiebt. Die im Oktober kann man wohl eh schon vergessen. Und die 2M 'extreme edition' ist eh 999$ und sonstige Hardware vom teuersten.
Bleibt für Intel-User als Hoffnung der So.775 Pentium M Nachfolger, vielleicht eher wie bisher geplant ?

[PuckPoltergeist]

Original geschrieben von Desti
Wenn ich mich recht erinnere, hat SGI doch einiges am SMP Support im Linux Kernel selber eingebracht?

Sicherlich, gerade was den Itanium und NUMA-Support angeht. Ich war allerdings trotzdem der Meinung, dass Linux noch bei 256 CPUs steht. Glaube da auch erst letztens was gelesen zu haben.

[mtb][sledgehammer]

So schlecht scheints der NASA doch nicht zu gehen. Aber wenn Bush demnächst einen Marsspaziergang machen will, vielleicht gabs da eine extra Geldspritze :]

[PuckPoltergeist]

Vielleicht läuft der Spaziergang auch nur simuliert ab? Visualisierung ist ja die Domäne von SGI. ;D

[Treverer]

@all

also, ein itanium thread ist das hier nicht mehr... 8-( :P

danke, fange ich also einen neuen an. ist ja auch nötig, wo er tod ist. titel: abgesang auf itanium ;D

[Bokill]

@Treverer
Meinst du etwa du kommst da so billig davon 8) ;D

[Treverer]

so, kurz nach der ersten präsentation des dual-core von amd sowie kurz VOR der IDF, soll mal wieder ein wenig spökenkiekerei betrieben werden.

also, folgende int-werte sind ja schon schlimm genug für den itanium (vom xeon mal ganz zu schweigen):

http://www.aceshardware.com/SPECmine/index.jsp?b=1&s=0&v=1&if=0&ncf=1&nct=4&cpcf=1&cpct=2&mf=250&mt=3600&o=0&o=1&start=20

aber die fp-werte schmerzen erst wirklich:

http://www.aceshardware.com/SPECmine/index.jsp?b=3&s=0&v=1&if=0&ncf=1&nct=4&cpcf=1&cpct=2&mf=250&mt=3600&o=0&o=1&start=20


d.h., intel braucht schleunigst größeren l3-cache und dual-core. hat irgendjemand davon gehört, daß auf der idf so etwas vorgestellt werden soll? okay, es gibt spekulationen, daß amd ihre demonstration des dual-core bereits jetzt vollzog, weil sie intel zuvorkommen wollten. nur: was werden sie zeigen? itanium-dual-core - oder, unwahrscheinlicher, p4/xeon/pm? das bitterste für intel wäre natürlich, wenn sie auf der idf nur ihre planungen bekannt geben, während amd gegenüber erneut die dual-core-kisten zeigt, mit neuen infos natürlich (z.b. noch inoffizielle spec-werte?)

so oder so, für intel ist die lage wenig rosig. sollen sie den itanium weiter pushen (d.h. geld zum fenster hinaus werfen?) oder sollen sie sich konzentrieren auf eine antwort gegen amds athlon64 durchmarsch?

auf heise.de war die aussage zu finden, daß die opteron verkäufe bereits zehnmal (!) höher seien als die des itanium. komplette systeme! also ist es vermutlich für intel noch schlechter...

http://www.heise.de/newsticker/meldung/50540

an den zahlen ist auch erkennbar, daß amd die 10%-marke im x86-serverbereich in diesem jahr ansteuert.

und die m.e. eigentlich wichtige meldung der woche war nicht der dual-core, sondern diese hier über die entwicklung eines chipsatzes für 32-way systeme (hey, auch dort läßt sich sicher dual-core einsetzen):

http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1093591866

schritt für schritt werden so auch die letzten intel-bastionen geschliffen. :-) und mit jedem monat, der vergeht, ohne das intel eine bessere alternative anbietet, sieht es schlechter aus für die zukunft des itanium. ich glaube, meine annahme von 36 monaten im titel waren zu optimistisch *lol*

[PuckPoltergeist]

Original geschrieben von Treverer
d.h., intel braucht schleunigst größeren l3-cache

Wie, noch größer?

und dual-core. hat irgendjemand davon gehört, daß auf der idf so etwas vorgestellt werden soll?

AFAIK ja, der DualCore Itanium soll dort vorgestellt werden.


auf heise.de war die aussage zu finden, daß die opteron verkäufe bereits zehnmal (!) höher seien als die des itanium. komplette systeme! also ist es vermutlich für intel noch schlechter...

Das sagt erstmal noch nichts aus. Die Itaniums sind auch um ein vielfaches teurer als ein Opteron, und wenn ich mich recht erinnere, hat Intel mit den Itaniums immer noch mehr Umsatz gemacht, als AMD mit den Opterons (stand, glaub ich, auch bei Heise).
Der Opteron wird ja auch nicht ganz grundlos gegen den XEON positioniert, nicht gegen den Itanium (auch wenn er es durchaus in manchen Bereichen mit ihm aufnehmen kann).


und die m.e. eigentlich wichtige meldung der woche war nicht der dual-core, sondern diese hier über die entwicklung eines chipsatzes für 32-way systeme (hey, auch dort läßt sich sicher dual-core einsetzen):

http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1093591866

schritt für schritt werden so auch die letzten intel-bastionen geschliffen. :-)

Diese dicken Schiffe waren noch nie Bastion von Intel. Da regieren noch immer andere Hersteller.

[Treverer]

Original geschrieben von PuckPoltergeist
Wie, noch größer?



AFAIK ja, der DualCore Itanium soll dort vorgestellt werden.



Das sagt erstmal noch nichts aus. Die Itaniums sind auch um ein vielfaches teurer als ein Opteron, und wenn ich mich recht erinnere, hat Intel mit den Itaniums immer noch mehr Umsatz gemacht, als AMD mit den Opterons (stand, glaub ich, auch bei Heise).
Der Opteron wird ja auch nicht ganz grundlos gegen den XEON positioniert, nicht gegen den Itanium (auch wenn er es durchaus in manchen Bereichen mit ihm aufnehmen kann).



Diese dicken Schiffe waren noch nie Bastion von Intel. Da regieren noch immer andere Hersteller.

wie? kein erwähnung der anderen liga mehr? jetzt sind es dicke schiffe ;D

was deine bemerkung hinsichtlich des umsatzes angeht: hat intel einen zehnfachen preis pro prozessor? nö, also haben sie wohl auch kaum höheren umsatz mit ihren itaniums als amd mit ihren opterons. nachdenken hilft ;) :-* in dem heise artikel ist wohl klar die rede davon gewesen, daß der umsatz der gesamtsysteme gemeint ist. und, wie du selber weißt, macht da der preis der cpu nicht unbedingt den größten anteil aus - was ja manche (auch du?) immer gerne anführen als grund, warum der itanium ja gar nicht überteuert sei. es wurde sogar gesagt in dem artikel, daß hp den löwenanteil (250mio von c.a 320mio insgesamt!!!) des systemumsatzes macht. ob intel dabei viel geld verdient? und die anderen kistenbastler zusammen? ist doch nur eine frage der zeit, bis nur noch hp und dell übrig sind, die sich solch einen luxus leisten, oder?

zu deiner frage des l3-cache: derzeitige itaniums2 haben maximal 9bm l3-cache, meine ich. gibt sie ja auch mit weniger. geplant sind 24mb (12mb pro core las ich irgendwo) - aber immer noch nicht verfügbar. power5 dual-core haben 36mb l3-cache. wenn intel die leistung der power5 übertreffen will, dann müssen die schon noch was drauf legen.

klar, ursprünglich war der opteron nur gegen den xeon positioniert. aber es ist doch offensichtlich, daß die zukunft des itanium arg bedroht ist bzw. er über sein nischendasein nicht mehr heraus kommt. und die nische wird eben immer kleiner...siehst du das anders?

[rkinet]

Original geschrieben von Treverer
und die m.e. eigentlich wichtige meldung der woche war nicht der dual-core, sondern diese hier über die entwicklung eines chipsatzes für 32-way systeme (hey, auch dort läßt sich sicher dual-core einsetzen):

http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1093591866



Also, lt. original-Literatur betrifft es die Sockets, also (auch so erwähnt) eben bis zu 64 Cores.

Die Literatur ist echt empfehlenswert.
So hat AMD einen kleinen Durchhänger bei 8-fach CPUs in der originla Direktverschaltung,
die der neue Chipsatz (mit kleinem Cache) behabt.
Auch kann man der Doku entnehmen, daß die eine 2,8 GHz CPU zum testen hatten (wohl 90nm Unicore/ Singlecore) und sowas auch für Dual-Core (2* 2,8 GHz) ansetzten; allerding ausdrücklich ohne Gewähr dort aufgeführt.
Auch sonst nette Features, egal ob DDR-I 500, HTr mit 2 statt 1,6 GBit/s/Pin.
Der 90nm Opteron könnte noch nette Spielchen bringen.

[Dresdenboy]

Original geschrieben von PuckPoltergeist
Die Itaniums sind auch um ein vielfaches teurer als ein Opteron, und wenn ich mich recht erinnere, hat Intel mit den Itaniums immer noch mehr Umsatz gemacht, als AMD mit den Opterons (stand, glaub ich, auch bei Heise).Die angegebenen Umsätze betrafen die kompletten Systeme. Die Itanium-Peripherie (hier meine ich alles außer den MPUs) wird schließlich auch teurer verkauft, als bei Opteron-Servern. Da könnte Intel allerdings noch an Chipsätzen u. vielleicht auch an anderen kleinen Komponenten verdienen.

[PuckPoltergeist]

Original geschrieben von Treverer
@all

also, ein itanium thread ist das hier nicht mehr... 8-( :P

danke, fange ich also einen neuen an. ist ja auch nötig, wo er tod ist. titel: abgesang auf itanium ;D

Meinst du?

http://www.heise.de/newsticker/meldung/50740

[Treverer]

also den ersten schritt zur besserung hat intel ja getan. nicht indem sie endlich den dual-core-itanium vorführten, sondern indem sie anfangen ehrlich zu werden:

http://www.heise.de/newsticker/meldung/50739

wenn man nicht benennt, daß probleme da sind, kann eben nichts besser werden. ist immer die gleiche story...

zitat: "Die Ursachen sieht Otellini <http://www.intel.com/pressroom/kits/bios/otellini.htm> in zu vielen parallelen Entwicklungsströmen innerhalb des Konzerns. "Wir kommen zurück zur stringenten Plattformierung unserer Produkte", warb er um Verständnis. In Zukunft sollen die Planungsmethoden für die Plattformen wieder traditionellen Mustern folgen. Dies bedeute auch, dass der Vorreiter der Branche "wieder konservativer planen und ankündigen" werde -- ein Eingeständnis dafür, dass man offenbar einige Male zu viel zu früh versprochen hat. "

das ist, was ich chaos nannte. :-))

nochmal zitat: "Intels Vizechef Paul Otellini räumte gleich zum Auftakt des Intel-Entwicklerforums IDF <http://www.intel.com/idf/us/fall2004/systems/> ein, dass dem Unternehmen in letzter Zeit einige Patzer passiert sind. "Ich will keine schmutzige Wäsche waschen, aber jeder weiß, dass Craig [Intel-Vorstand Barrett <http://www.intel.com/pressroom/kits/bios/barrett.htm>] heftig Kritik geübt hat."

und dies hier nenne ich erneut den versuch, seinen kopf aus der schlinge zu ziehen. die chefs sichern sich ab...



***

doch nun zum thema itanium:

http://www.heise.de/newsticker/meldung/50740

das für mich wichtigste:

"Mit nur rund 100 Watt maximalem Energieverbrauch liegt Intels Dual-Core-Itanium-Prozessor übrigens deutlich unter den 130 Watt seines Single-Core-Vorläufers. Neben dem neuen 90-nm-Herstellungsprozess hilft hierbei dem Mitte nächsten Jahres erwarteten Prozessor eine Technik namens Foxton,die den Strombedarf von Applikationen überprüft und Takt und Spannung entsprechend dem Bedarf dynamisch ändert (demand base switching)."

wenn das stimmt, wäre das teil echt top. aber ich kann es nicht glauben, daß die 100w für den ganzen prozessor gelten sollen. eine erklärung wäre 100w pro core - aber dann wäre solche aussage wohl irreführung. ich habe ja nicht im kopf, wieviele millionen transistoren im derzeitigen itanium zu finden sind, aber bei dual-core sind es ja allein schon 24mb l3-cache anstatt "nur" 9mb. würde im heise-artikel nicht das wörtchen "maximal" stehen, dann hätte ich eher auf 100w im idle modus getippt :-))) auch in 65nm wäre es vorstellbar, aber auch es steht ja auch da, daß der 90nm prozess gemeint sei. glaube ich einfach nicht, wieder nur versprechungen? ???

was mich ebenfalls wundert, ist die aussage (auf hexus?), der dual-core Montecito passe ebenfalls auf die alten sockel. scheint ja ein vorteil zu sein, nur: wie sieht dort eigentlich die anbindung ans ram aus? meiner erinnerung nach, ist es bereits bei single-core ein arger flaschenhals (fsb533? jedenfalls kein integrierter memory controller). der single-core hat bereits maximal 9mb, d.h. pro core wird nur 33% größerer l3-cache vorhanden sein. ich denke nicht, daß dies reicht, um den power5 in die schranken zu verweisen...

außerdem heißt es, der dual-core-Montecito käme erst ebenfalls, wie bei amd, mitte 2005. bis dahin sind es noch 9 monate!!!! genug zeit für ibm mit dem power5. und auch zeit für amd, deren opteron-vorsprung im integer-bereich gegenüber dem itanium dann noch weiter ausgebaut werden dürfte: intel spricht von verdoppelung der integerleistung. amd wird dies ebenfalls locker schaffen allein schon durch dual-core, aber hinzu kommt: taktsteigerung der cpu und des htr, ddr2@800, x86-64.

daher fazit:
eigentlich zeigt die idf, daß intel tatsächlich nichts mehr in der hinterhand hatte. ihr ganzen heil suchen sie nun in dual-core (unglaublich ihre ankündigungen zum marktanteil bei server, desktop UND noteboo-markt für 2006), wobei sie nur den längst notwendigen dual-core-itanium zeigen konnten. einen befreiungsschlag kann man also die idf nicht nennen, sondern nur der erneute beweis dafür, daß amd und ibm viele monate vorsprung haben - wegen soi meines erachtens.

und noch gar nicht gesprochen habe ich über das problem, daß intel auf x86-server-ebene NULL antwort haben. wenigstens kündigen sie nichts an... das heißt dann nichts anderes, als das amd auf diesem markt ende 2005 15-20% anteil haben könnte (wieviele opterons können sie überhaupt herstellen pro monat?)

[Treverer]

Original geschrieben von PuckPoltergeist
Meinst du?

http://www.heise.de/newsticker/meldung/50740

totgesagte leben länger ;D

trifft ja auch auf diesen thread zu *lol*

und: wieso gehst du eigentlich nicht ein auf die erwiderungen von dresdenboy und mir zu deinem letzten posting? etwa, weil du zugegeben müßtest, dich geirrt zu haben? mußte ich auch lernen, so etwas zu können ;)

ist ein zug, der dieses forum sympatischer macht, weil es hier nämlich mehrere gibt, die es können... :)

gibt manche, die brauchen nur ein posting (z.b. henrywince), gibt andere, die brauchen gut und gerne zehn (wer rät, wenn ich meine? wieder ein eis zu gewinnen :-) ), andere machen es nie...finde ich sehr ärgerlich...

[mtb][sledgehammer]

Also die 100 W Geschichte kann ich ehrlich gesagt auch nicht glauben. Alleine ducrch den zweiten Kern samt 2. L2 und L3 Cache würde den Energieverbrauch im 130 nm Prozess verdoppeln. Hinzu kommt, dass jeder Kern HT tauglich ist, ergo müsste dadurch wie beim Pentium 4 der Verbrauch nochmal ein Stück steigen. Auch die Vergrößerung von L2 und L3 Cache könnte diesen Effekt "begünstigen". Wenn man dann von einer optimistischen Halbierung der Leistung durch 90 nm ausgeht, wäre man ja immernoch bei 130-150 W. Nimmt man einen realisischeren Fall an, dürften 200 W deutlich plausibler sein, was sich ziemlich mit deiner Vermutung deckt, es könne die Leistung eines Kernes gemeint sein.

Man kann auch sicherlich erwarten, dass Montecito kein Schäppchen wird. Wenn ich mich recht erinner kam ich mal auf eine DieSize von ca 600 mm², auf die gleiche Fläche bäckt AMD 3 Dual Core Opterons.

Ich muss dir auch in dem Punkt zustimmen, dass diese IDF noh nicht wirklich den Glanz ausstrahlt, wie man es gewohnt ist. Die Motecito Demo mit 16 logischen CPUs wird zwar mancherorts als "impressive" posaunt, wie AFAIK aber hier schon gesagt wurde, ist es letztendlich doch nichts Weltbewegendes, da einfach zwei Itaniums nicht auseinandergeschnitten wurde. Einzig neu dabei ist HT für den Itanium.
Dagegen fehlen wie schon geschrieben ein Dual-Core P6 o der P7. Und die schon traditionellen GHurts Demos fehlen bislang auch (dieses Jahr währen IMO 5 GHz fällig gewesen ;) ).

Nett finde ich ja, dass AMD in seiner traditionellen Hotelsuite genau das selbe wie Intel auch präsentiert.

Auch ja zum Itanium FSB: AFAIK ist es GTL(+) Bus mit DDR Verfahren bei 200 MHZ (effektiv 400 MHZ). Allerdings ist der Bus 128 Bit breit, sodass man auf 6,4 GB/s kommt. Wenn auf dem Bus vier CPU Sockel sitzen ist das definitiv eine knappe Angelegenheit mit der Speicherbandbreite. (Oder gibts für Quad Itaniums schon spezielle Chipsätze, die mehrere Busse zur Verfügung stellen?)

[Bokill]

@Treverer
intel_hasser? krich ich jetztn Ice? ;D

Zum Stromdurst
Also ganz so skeptisch bin ich nicht, wie so manch andere hier. Auch wenn intel eine deutlich andere Sprachregelung hat mit den Verbrauchsangaben.

Long Run
Transmeta hatte mit dem Efficeon ja auch eine weitere intelligente Transistoransteuerung berücksichtigt, die deutlich weiter greifen soll wie PowerNow! /Quiet N Cool. Derzeit ist`s zwar bei Transmeta inaktiv, aber warum sollte intel nicht ähnliche ausgefuchste Methoden haben die Transistoren stromsparender anzusteuern?

... Nächstes Jahr soll auch die Powermanagement-Software LongRun eine Neuauflage erfahren. " LongRun 2 kontrolliert die Leckströme", erläutert Russell. Im Labor sei es damit schon gelungen, diese unerwünschen Ströme um den Faktor 70 zu reduzieren ...

Transmeta; Fakten Efficeon (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1272003#post1272003)

Meisterschaften & Gigantismus
Und die aberwitzigen Zahlen zu den Transistoren sollte nicht so abschrecken, intel ist ja der ungekrönte Meister im Backen von kleinen Cachezellen. Vom Verbrauch her sind die aber nicht so tragisch.

Gigantisch sind die Zahlen aber schon, das frist dann schon Fläche, aber Server/Workstation-Prozzies dürfen gross sein.

Bus or not Bus to be
Nein bedenklicher ist, dass natürlich immer noch der Prozessor an einem Bus hängt, das macht die Infrastruktur teurer.

Fabrics
intel setzt daher schon sehr lange auf externe Fabrics, die den Datenverkehr managen. Von daher wiegt das Argument mit dem Bus zwar schwer, aber doch nicht so schwer, wie ich es immer angedeutet habe ;D. Dennoch ist diese I/O-Logik extern und wandert irgendwann doch in den Kern rein ... alle anderen machen`s ja auch. Für einen selbsternannten Technologieführer ist dies ein verdammt später Schritt.

Dass mich hier keiner falsch versteht, Krokodilstränen sind`s bei mir nicht.

Gelegenheiten
Genau solche Lücken musste AMD aufgreifen, damit sie gewisse Chancen haben. So gesehen scheint die Prognose halb realistisch, dass AMD im Servermarkt einen Anteil bekommen kann, wie im Heimschraubermarkt derzeit.

Folget der Sandale
Aber diese frohe Hoffnung hatte ich ja an anderer Stelle ausgedrückt Kleine Anmerkungen Opteron in 18 Monaten (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=950513#post950513)Der Opteron
Das bisherige Echo ... ist sehr gut, dieses erste Jahr entscheidet über Erfolg oder Hungerkur ... kann AMD im Server/Workstation-Markt richtig gut wachsen. ... Wenns klappt halte ich dort 20% Marktanteil für realistisch


Glänzendes & Wundersames & Chaostheorie
Auch dass hier kein glänzendes Silizium gezeigt wurde, noch nicht mal als Demo! Lässt die Chaostheorie von Treverer sehr glaubhaft erscheinen. Ein wenig paradox ist auch das Statement, dass man aus bisherigen Fehlern lernen will ... aber schon wieder wunderhübsche glänzende Sachen verspricht *buck* ... abwarten und Tee trinken!

V-Waffen
Der Gegenschlag mit den intel-V-Waffen war es in meinen Augen jedenfalls nicht. Aber zumindest scheint so langsam der Strombedarf ein echtes hartes Marketingargument zu sein ... endlich!

Wahre Missionare?
Transmeta und VIA haben da ja gute Vorarbeit geleistet :) :) :).

MFG Bokill

[Treverer]

@bokill
*buzzer* leider falsch... :-)))



zum angeblichen stromverbrauch nochmals:
also, intel hat eine in peto, mit der sie den stromfresser itanium im verbrauch quasi halbieren? halbieren, weil ja schon ein single core mit dem vergrößerten cache und hyperthreading (= höherer ipc = höherer stromverbrauch pro takt!) in 90nm mit 100w gut wäre. gut? nein, es wäre genial.

nehmen wir mal an, intel hätte diese technik, dann sage mir bitte jetzt hier mal einer, wieso sie diese technik nicht schnellstens beim p4 einsetzen? schließlich würde dies bedeuten, daß er tatsächlich noch seine 4,5ghz in 90nm und sogar 5ghz in 65nm schaffen würde. und auf dem desktop-sektor wäre diese technik doch viel sinnvoller:

- massenmarkt, und eben nicht nur für so mal lächerliche rund 30.000-50.000 itaniums im jahr
- weniger kühlungsprobleme, weniger kosten für die kistenschieber
- ghz rennen geht weiter
- desktop profitiert viel stärker wegen des anwenderprofils (tippse, surfer, divX-spanner :-) )

all die "intelligenten" kühlmethoden wie z.b. auch c&q helfen doch nichts, wenn die cpu tatsächlich unter volllast arbeitet - was ja ihr sinn wäre, zumindest im server-bereich. aber im heise-artikel stand ausdrücklich maximal-last, nicht idle....es bleibt dabei: daran glaube ich erst, wenn es das produkt gibt (ist doch nur die wiederholung vom prescott: da gab es auch beste versprechungen)

edit:
ist das die meldung auf die wir warten?

dual-core pm
http://www.theinquirer.net/?article=18329

[HenryWince]

@mtb][sledgehammer

> Hinzu kommt, dass jeder Kern HT tauglich ist, ergo müsste dadurch wie beim Pentium 4 der Verbrauch nochmal ein Stück steigen.

So weit ich informiert bin wird beim Itanium SoEMT (Switch-on-Event-Multi-Threading) als Hyperthreading verkauft. Architekturell ist das nicht mit echtem SMT zu vergleichen, denn die Rechenwerke werden nicht gleichzeitig sondern wie im Time-Slice Betrieb sequenziell belegt. Wenn ein Thread nicht mehr weiterrechnen kann weil Resourcen fehlen (z.B. Event= Cachemiss) wird auf einen "Ausweichthread" geschaltet der anstelle laufen darf. Für die max. Leistungsaufnahme heist das natürlich sie ist nicht größer als bei einer Singlethreaded CPU -- die durchschnittliche Leistungsaufnahme steigt aber schon.

[rkinet]

Vielleicht legt Intel das Pentium M Design zugrunde,
dann sind deutlich bessere Stromwerte machbar.

Was mich aber etwas nachdenklich macht, sind die Terminzusagen bzgl. Dual-Core, aber eine kräftige Verschiebung beim Single-Core diese Tage.
Vielleicht hat man auch nur die Entwickler auf Dual-Core gejagd, aber es könnte eben auch die leider bisher übliche Intel-Politik bzgl. 'Dream-CPUs' sein.

Der Prescott wurde noch im Sommer toll dargestellt, erst bei näher rückendem Liefertermin kamen dann die 'kleinen Wehwehschen' zum Vorschein.
Der Single Core wurde gut 3 Wochen vor 'Ende W3' verschoben, da fehlt irgendwie der solide Unterbau.

[PuckPoltergeist]

Original geschrieben von Treverer
und: wieso gehst du eigentlich nicht ein auf die erwiderungen von dresdenboy und mir zu deinem letzten posting? etwa, weil du zugegeben müßtest, dich geirrt zu haben? mußte ich auch lernen, so etwas zu können ;)

Inwiefern soll ich darauf noch eingehen? Aussage #2 von mir stimmt offenbar nicht, nämlich daß Intel trotz geringerer Stückzahlen mehr Umsatz mit dem Itanium gemacht hat, als AMD per Opteron. Das wurde richtig gestellt, und damit hat sichs. Ich verstehe jetzt nicht so ganz, was du da noch erwartest. *noahnung*

nehmen wir mal an, intel hätte diese technik, dann sage mir bitte jetzt hier mal einer, wieso sie diese technik nicht schnellstens beim p4 einsetzen?

Unterschiedliche Fertigungsverfahren? Pentium und Itanium werden doch unabhängig voneinander entwickelt, kann also durchaus sein, daß die Techniken, welche beim Itanium verwendet werden, beim Pentium nicht anwendbar sind (oder zumindest nicht 1:1 übertragbar).

mtb][sledgehammer
(Oder gibts für Quad Itaniums schon spezielle Chipsätze, die mehrere Busse zur Verfügung stellen?)

Ja, allerdings NUMA, wobei ich aber nicht weiß, ob die schon bei 4fach-Systemen eingesetzt werden.

[Treverer]

nachschub, ein blockdiagram:

http://babelfish.altavista.com/babelfish/trurl_pagecontent?lp=ja_en&trurl=http%3a%2f%2fpc.watch.impress.co.jp%2fdocs%2f2004%2f0906%2fkaigai_4.gif

und noch etwas zu foxton, peil ich aber nicht *lol*

http://babelfish.altavista.com/babelfish/trurl_pagecontent?lp=ja_en&trurl=http%3a%2f%2fpc.watch.impress.co.jp%2fdocs%2f2004%2f0906%2fkaigai_2.gif

[HenryWince]

@treverer

> und noch etwas zu foxton, peil ich aber nich

Wieso, ist doch simpel:
Rot ist die CPU-Temperatur
Grün der Energieverbrauch (einstellbar durch Corespannung und Frequenz)

Erst mal ist die CPU "kühl", dann bekomt sie viel zu tun und erwärmt sich so lange bis das TDP-Envelope (=100 W) überschritten wird. Jetzt taktet die CPU runter ("throttling"), das passiert so lange bis die Temperatur wieder im erlaubten Bereich ist. Danach sieht man auf dem Diagram einen Zeitabschnitt bei dem die Thermoregelung die CPU am Limit hält. Wenn die CPU-Last jetzt sinkt wird nach einer Hold-Time die Spannung erhöht. Das passiert so lange bis die niendrigste Spannung für die höchste Frequenz erreicht wird. Der Effekt ist, das man damit ein konstanteres thermisches Verhalten bekommt und gleichzeitig lange Idlezeiten wie eine "Taktreserve" wirken. Genau diese Resevern nutzt man dann als "Performancebooster" aus. D.h. man optimiert die Perfromance bezogen auf eine vorgegebenes thermisches Budget.

Was Intel als "Performance Feature Foxton" verkauft ist nichts anderes als das dynamische Übertakten der CPU.

Da Intel selber das thermische Budget vorgibt können sie damit auch die Verlustleistug senken, doch je niedriger die VL angesetzt wird, desto lahmer werden die CPUs natürlich ;-)

Hinweis: Nach längerer Untätigkeit kann dann sebstverständlich das reguläre Powermanagement wieder runter regeln.

Andere Infos zu FOXTON:

http://www.intel.com/pressroom/archive/speeches/fister_siu20040218.htm
http://www.intel.com/cd/ids/developer/asmo-na/eng/columns/topdogs/95033.htm?page=2

Stichworte in dem Zusammenhang: SpeedStep, EIST, DBS, Geyserville-2

Edit:
http://www.tecchannel.de/news/hardware/17180/index.html

[HenryWince]

Nachtrag SoEMT vs. SMT

SoEMT:
- Immer nur ein Thread aktiv
- Optimal um Memory Latenz zu verstecken
- Einfach zu implementieren (Duplicate Architectural State, EventSwitcher)
- Einfach priorisierbar

Simultaneous Multithreading:
- Mehrere Threads gleichzeitig aktiv
- Optimale Resource Nutzung
- Am besten geeignet für Wide Issue Architekturen
- Implementierung/Implementierungsaufwand stark von Architektur abhängig

Beide Techniken sind komplementär und können auch zusammen verwendet werden.

Noch was Historisches:

Alpha and IA64 Executive Summary (1999 by DEC)
An Alpha processor will exploit static and dynamic instruction-level parallelism with outorder execution, and thread-level parallelism with simultaneous multithreading. Out-oforder execution has a performance benefit of 1.5-2x over in-order execution. Simultaneous multithreading has benefit of 1.5-3x over single threaded execution.

An IA64 processor will only exploit static instruction-level parallelism. It cannot take advantage of dynamic instruction-level parallelism or thread-level parallelism. IA64 defines a set of architectural extensions to permit compilers to identify more instructionlevel parallelism. These architectural extensions will make it very difficult for an IA64 processor to implement out-of-order execution or simultaneous multithreading efficiently. For most applications, the small benefit that these architectural extensions give compilers does not equal the performance lost by not using these dynamic techniques.

[Treverer]

@henrywince

das lol bezog sich auf die sprachen ;-)
außerdem war es sehr früh am morgen und ich am zu bett gehen - und genau dabei dachte ich auch an trotteldingelding, hatte aber keine lust dafür nochmals aufzustehen. vor allem, weil ich dachte, daß wäre ja peinlich für intel *lol*
man definiert also eine maximale temperatur (entsprechend einem gewollten stromverbrauch) und erniedrigt dann den ipc. tolle lösung: SO kann man "maximale leistung" (siehe heise artikel) auch verstehen...

dein zitat:
"Was Intel als "Performance Feature Foxton" verkauft ist nichts anderes als das dynamische Übertakten der CPU. "

mein kommentar:
nö, in diesem fall wohl klar untertakten! :-)

"perfomancebooster" und "taktreserve" - sind das die marketingbegriffe, mit denen intel das verkaufen will? *lol*

aber du sagst es ja selbst: "Da Intel selber das thermische Budget vorgibt können sie damit auch die Verlustleistug senken, doch je niedriger die VL angesetzt wird, desto lahmer werden die CPUs natürlich ;-)"

eine technik, die also mehr leistung bei weniger stromverbrauch bietet ist es also gerade eben nicht. es minimiert nur den stromverbrauch auf kosten der leistung.

fazit: intel WIE IMMER!!!

[HenryWince]

@Treverer

> nö, in diesem fall wohl klar untertakten! :-)

Als untertaken würde ich den Betrieb bei >100W thermischer VL nicht bezeichnen. Sieh's mal so: Intel läßt gerade soviel Übertakterei zu, dass die CPU nicht das obere Limit des Thermal Envelopes nicht übersteigt. Idealerweise sollte das obere Limit Nahe genug am echten thermischen Limit sein um keine dauerhaften Schäden zu hinterlassen.

> es minimiert nur den stromverbrauch auf kosten der leistung.

Nein, eben nicht nur. Das Vorgehen maximiert schon die Performance die du für ein gewisses Thermisches Budget bekommen kannst.

Die kritische Frage ist wie nahe liegt das definierte VL Niveau am echten thermischen Limit.

BTW. Netter Nebeneffekt für Intel: Mit der Vorgabe der VL hat Intel ein probates Mittel die CPUs in verschiedene Performance- UND/ODER Verlustleistungsklassen einzuteilen.

[Treverer]

zitat:
"Nein, eben nicht nur. Das Vorgehen maximiert schon die Performance die du für ein gewisses Thermisches Budget bekommen kannst."

sehe ich jetzt nicht, inwiefern dies meiner behauptung widerspricht, der stromverbrauch sei nur minimiert auf kosten der leistung. klar, es wird der tatsächlich benötigte strombedarf optimaler genutz, also der ipc pro watt erhöht. doch gleichzeitig wird dafür der maximal mögliche ipc verringert.

zitat
"Die kritische Frage ist wie nahe liegt das definierte VL Niveau am echten thermischen Limit"

und genau hier ist der knackpunkt, mit dem doch die ganze diskussion begann:

wie kommt intel aufeinmal bei dual-core auf 100w maximal-last? haben sie eine neue technik à la soi war die frage. die antwort lautet wohl nein, wenn es nur so läuft, wie foxon vermuten läßt. die hätten also auch ruhig sagen können 80w oder weniger. was aber noch weniger rechenleistung bedeutet hätte. das "thermische limit" liegt doch immer höher als die definierte verlustleistung - deswegen sprach ich davon, daß es eher eine untertaktung sei, als eine übertaktung - nähmlich um durchschnitt. sicher, für kurze spitzen wird man wahscheinlich den takt über den maximaltakt fahren können, einfach wegen der thermischen trägheit. doch in dem moment, wo die definierte temperatur erreicht ist, muß auch sofort wieder runtergeregelt werden. naja, so macht es immerhin wieder sinn, möglichst große dies zu haben - das erhöht die trägheit und ermöglicht somit länger einen höheren takt... *lol*

dennoch bleibt, wenn feststeht, daß foxon keine neue fertigungstechnik ist, die frage offen, wie die auf 100w bei dual-core kommen wollen bei gleichzeitiger leistungssteigerung um bis zu 100%? ist doch einfach schwer vorstellbar...

[Treverer]

aha, jetzt trudeln hier doch schon andere aussagen rein:

http://www.theinquirer.net/?article=18348

http://www.theinquirer.net/?article=18350

da lag ich mit meinen 100w PRO CORE ja nicht so falsch. typisch intel :]

[mtb][sledgehammer]

Und ich dachte schon, ich könnte nicht mehr rational denken ;)

Also der Kühlkörper ist jawohl echt der Hammer, dazu die Aussage, der Chip sei nur mit einem Peltier zu kühlen. Da darf man dann auch noch das eine oder andere Watt draufrechnen.

Und dem gegenüber hat AMD angekündigt, dass ein Dual Core Opteron nur etwa soviel benötigt wie die heutigen Single Cores in 130 nm.

[Treverer]

also, auf anandtech steht erneut, daß der dual-core-itanium2 nur 100w tdp hätte. die inquirer meldungen scheinen sie nicht zu beachten.

aber es gibt weitere infos, die dies noch unglaubwürdiger machen:

- nicht nur der l3-cache wurde vergößert, sondern auch der l2-cache, nämlich um mindestens 2 x 256kb data-cache. interessanterweise ist der instruktion-l2-cache viermmal so groß, nämlich zweimal 1mb. wenn dieses größenverhältnis tatsächlich als hinweis gesehen werden kann hinsichtlich des im code vorhandenen verhältnisses zwischen instruktionen und daten, dann muß ich schon sagen, welch eine verschwendung von bandbreite für unnütze bytes. sicher, es wird wieder mal komplizierter sein ("versteckte dateninfos in den instruktionen?), aber ohne grund haben sie es ja nicht gemacht (beispiel amd: l1-cache 50/50 zwischen daten und instruktionen-cache). als ich zuerst sah, daß der l2-cache jetzt gesplittet ist, da dachte ich sofort, der größere teil sei für daten. meines erachtens wäre nichts sinnvoller, als so stark wie möglich das verhältnis zu verschieben zum vorteil der daten. (dies geschieht ja nun auch gerade im idealfall bei einführung von x86-64). intel scheint hier aber das gegenteil gemacht zu haben.

- der takt des Montecito dual-core wird bei anandtech mit 1,7ghz angegeben, also ein plus um 13% gegenüber den bisherigen 1,5ghz. so etwas senkt bekanntlich nicht den stromverbrauch. aber es macht erklärlich, wieso intel von bis zu einer steigerung um 100% in der rechenleistung spricht. auch gibt es weitere verbesserungen laut aceshardware. die freuen natürlich jeden käufer, relativieren aber ebenso wie die zusätzlichen 200mhz die aussage, der itanium skaliere ja ach so toll (was er im verhältnis zum xeon sicher macht - wer nicht? LOL).

- auf aceshardware ist ebenfalls henrywince info bestätigt, daß es sich bei dem hyperthreading des Montecito mitnichten um das gleiche verfahren handelt, wie beim p4. es ist also wieder mal nur eine marketingsblase und wir können jetzt schon ein brett besorgen, in das wir die häufigkeit schnitzen müssen, wie oft es in diesem forum klar gestellt werden muß.

[Dresdenboy]

Original geschrieben von Treverer
- auf aceshardware ist ebenfalls henrywince info bestätigt, daß es sich bei dem hyperthreading des Montecito mitnichten um das gleiche verfahren handelt, wie beim p4. es ist also wieder mal nur eine marketingsblase und wir können jetzt schon ein brett besorgen, in das wir die häufigkeit schnitzen müssen, wie oft es in diesem forum klar gestellt werden muß. Hatte ich vergessen, meine Antwort abzuschicken oder wurde das Posting gelöscht? Jedenfalls findet sich auf der Seite (http://pc.watch.impress.co.jp/docs/2004/0906/kaigai116.htm), die du auch schon zitiert hast, ein hübsches Bild zum Montecito-Multithreading. Das zeigte ja recht deutlich, daß die 2 Threads, welche auf einem Core laufen, nicht zur gleichen Zeit aktiv sind und Ressourcen nutzen. Das das nicht wie bei SMT geht, haben wir wohl der EPIC-Architektur zu verdanken.

[rkinet]

@Treverer - mal ne Lanze PRO-Intel.

Wenn Intel als Basis für den 'Dual-core-Itanium2' die Dothan 90nm Transistortechnologie nimmt, könntes es funktionieren mit 100 Watt.

Ist schließlich eh die gleiche Taktliga und schon der Dothan 2 MB-L2 brauch ja nicht viel Strom im voll eingeschalteten Zustand.

Der Chip erscheint mir also machbar und bei dem großen DIE auch gut kühlbar.

[mtb][sledgehammer]

Original geschrieben von Treverer
- nicht nur der l3-cache wurde vergößert, sondern auch der l2-cache, nämlich um mindestens 2 x 256kb data-cache. interessanterweise ist der instruktion-l2-cache viermmal so groß, nämlich zweimal 1mb. Der momentan erhältliche Itanium2 hat IMO nur 256 KB L2 Cache für Daten und Instruktionen gemeinsam. Ergo wurde der L2 Cache verfünffacht. Beim Itanium1 sahs noch übler aus, AFAIk nur 96 KB L2 Cache :]

Auf alle Fälle hast du Recht wenn du sagst "also, auf anandtech steht erneut, daß der dual-core-itanium2 nur 100w tdp hätte. die inquirer meldungen scheinen sie nicht zu beachten.". Echt traurig, dass auch auf glaubwürdigen Seiten immer wieder solcher Mist ohne zu denken abgetippt wird. Für mich ist das ein wenig Bildniveau: Hauptsache was spektakuläres, dabei wäre ein Titel mit 200 W ganuso spektakulär. Vielleicht habe ich ja noch heute Nacht den Nerv, mal was in die News zu diesem Thema zusammenzuklatschen.

[Seemann]

Im Forum von Ace's postet Tim Chambers einen interessanten Beitrag zur Cache-Gestaltung beim Montecito (http://www.aceshardware.com/forum?read=115099433):


Original geschrieben von Tim Chambers
It makes sense to have a large L2I and a small L2D if the workload is large loops/function calls with large arrays of data. The idea is to maximise the amount of instructions cached in the fast L2 and prevent the large stream of data evicting instructions from the L2 cache. The chip has the large unified L3 per chip to improve the data side that doesn't need so much L2 while streamming. The L1D is a very fast 1 cycle latency for data. The prefetch ability and buffers help make use of it. It's a short pipeline but can do a lot per stage verses the P4 of huge pipeline achieving only a little per stage.

Increasing the L1D cache of the Itanium would restrict achievable clock speed or reduce execution efficiency because of a requirement of 2-cycle latency at higher processor speeds. It's all a matter of design focus and compromise.

Having a large shared L2 cache for the Opteron would have made their design more complicated and slow down L2 access (higher latency). Having a L2 cache per CPU makes it easier for them to run independant and not stops a program of core0 hogging the unified cache and slowing down the core1 program. A memory bound thread0 could keep evicting the cache bound thread1 data/instructions from the unified L2 cache. Having the separate L2 caches (1MB per core) means the cache bound thread1 uses very little of the memory controller and runs full speed, the memory bound thread0 (large data array of >100MB) would behave as it did before and use most of the main memory bandwidth with 1MB or 2MB L2 cache making <1% difference.
You could have a later AMD design with a smaller L2 cache per core plus larger unified L3 cache eg. 2x512KB L2 plus 4MB L3.
The AMD designs use the out-of-order execution and micro-op buffres to hide the latency of the larger L1D and L1I. The Itanium architecture relies on in-order-issue, short piplines and execution efficiencies.

Intel's design of the Itanium make it perform quite well with FP benchmarks but real life performance can vary greatly.

AMD's design is still a very good all rounder. There could be several improvments but I'll discuss them elsewhere.

[Treverer]

wie woanders hier bereits behauptet: opteron vs itanium 10 zu 1

http://www.theinquirer.net/?article=18445

[rkinet]

http://www.theregister.co.uk/2004/09/19/itaniumsaleslarge.jpg


IBM mocks Itanium server sales - again http://www.theregister.co.uk/2004/09/18/ibm_plots_idc_mistakes/


Itanium = Senkrechtstarter lt. Prognose vs. Realität.


Schön beim Itanium finde ich die 100 Watt Prognose für den Dual-Core (Pentium-M Fertigungstechnik ?!).

Unverständlich die Entscheidung von Intel, die Sockets/Chipsätze für Xeone
und IA64 erst so 2007 zusammenzuführen.
Problem dürfte hier wieder die verflixte Netburst -Architektur vom Xeon sein, die beim Dual-Core eben weit jenseits der 100 Watt des Itanium sein wird.
Wobei Intel aber wohl auf 45nm spekuliert, da sollen die Leckströme extrem sinken und eben Netburst in die Nähe dann von 100++ Watt kommen könnte beim Dual-Core.

Aber bis 2007 hat Intel gut 5-10 Mill. x64 Xeone verkauft und AMD vielleicht 1-2 Mill. Opterone. Wer stürzt sich dann noch auf 64 Bit Teil II & inkompatibel ?

[Seemann]

Original geschrieben von rkinet
IBM mocks Itanium server sales - again http://www.theregister.co.uk/2004/09/18/ibm_plots_idc_mistakes/


Itanium = Senkrechtstarter lt. Prognose vs. Realität. Hmm, nice. Interssant wäre es, die tatsächlich verkauften Einheiten da mit aufzunehmen.

[Treverer]

auch lustigt (häme häme hääme; bitte gesungen vorstellen als nanananannnnannna :_) )

http://www.theregister.co.uk/2004/09/08/intel_whitefield_arrives/

besonders die aufzählung der itanium-systeme, die von anderen als hp verkauft wurden, ist lustig....


zitat: "Intel's continued faith in Itanic is nothing short of remarkable. The processor, however, has started to take a toll on Talwalkar.

"Are we meeting the goals we had for this year? Not to the aggressive levels we set," Talwalkar said during a question and answer session with reporters at IDF.

Itanium is also failing to meet the aggressive levels set by analyst firm IDC. Through the first half of 2004, Itanium shipments have come in $13.4bn shy of IDC's onetime $14bn forecast. When a reporter cited these figures to describe Itanium as a "failure," Talwalkar shrugged off the suggestion that sales have been slow. He pointed to a number of servers behind him on stage, saying that companies such as Hitachi, Unisys, Fujitsu and NEC are keeping the Itanium ecosystem alive and well by complementing Itanic leader HP.

In the second quarter, Hitachi shipped 15 Itanium servers, Unisys moved 11, Fujitsu shipped 5 and NEC moved 38, according to Gartner. HP sold 4,789 of the grand total of 5,665 boxes. We couldn't help but wonder if the Fujitsu box on stage was one of the five it sold in the quarter. Industry standard? Don't think so.

Intel's Xeon strategy appears far more rational than its Itanium plans."

[rkinet]

@Treverer

der Itanium wird noch Flügel bekommen ...

2007 bestimmt 13.4bn, fragt sich nur in welcher Währung ... ;D

[Bokill]

Lese ich richtig?

Hitachi 15

Unisys 11

Fujitsu 5

NEC 38

Sind das Stückzahlen, oder muss man sich das als Hitachi hat 15 000 Systeme verkauft ff. ?

Wenn das aber wirklich Stückzahlen sind, dann darf man sich immer mehr über die sogenannten Annallüsten wundern.

MFG Bokill

[Crashman]

So wie ich es lese meinen die nicht tausender Stückzahlen, sondern schon das, was sie geschrieben haben.

MfG

[Treverer]

Original geschrieben von Bokill
Lese ich richtig?

Hitachi 15

Unisys 11

Fujitsu 5

NEC 38

Sind das Stückzahlen, oder muss man sich das als Hitachi hat 15 000 Systeme verkauft ff. ?

Wenn das aber wirklich Stückzahlen sind, dann darf man sich immer mehr über die sogenannten Annallüsten wundern.

MFG Bokill

ganz klar stückzahlen! wieso? weil insgesamt ja nur kaum 6000 verkauft wurden, davon hp runde 5000 - bleiben eben krümmel für den rest.

daher ja meine obige behauptung gegenüber puckpoltergeist, daß sich immer mehr firmen aus dem itanium-geschäft zurück ziehen werden, gerade weil es hp so beherrscht. wieso soll fujitsu (siemens?) z.b. auch nur drei leute im jahr bezahlen dafür, daß sie keine zehn systeme verkaufen und betreuen? ist doch lächerlich!!!

[Bokill]

Tjo ...

Bei so geringen Stückzahlen und vor allem der Konzentration bei einem Hersteller, wird der Itanium wohl eine Verbreitung haben wie der Power4/Power4+/Power5.

Diese Linie pflegt ja IBM exclusiv. Mit allen Nachteilen/Vorteilen. Bei vermurkster Konfiguration von Haus aus ist so nur wirklich einer Schuldig (eben bei der Power-Rechnerlinie nur IBM) mit dem Nachteil, dass Exclusivität auch immer seinen Preis hat ;D.

Schmerzende und vor allem preisdrückende Konkurrenz fehlt da ja. Und wer sich für die Familienlösungen entscheidet bindet sich dann sehr lange ... soll ja immer noch Anwender geben, die den EV-7z Alpha 21364 (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=173030) (Alphas allerletzte Inkarnation) haben, obwohl nur unter Schmerzen von HP Support gegeben wird.

MFG Bokill

[rkinet]

http://www.theregister.co.uk/2004/09/24/hp_ends_workstations/


Intel has lost the biggest customer for its ailing Itanium chip: Hewlett Packard's workstation division. ...


"In working with and listening to our high-performance workstation partners and customers, we have become aware that the focus in this arena is being driven toward 64-bit extension technology," HP said in a statement. "The decision to discontinue HP?s Itanium workstation investment is limited to the workstation market and has no impact on HP?s success with Itanium-based Integrity servers."


auch: http://marketwatch-cnet.com.com/HP+discontinues+its+Itanium+workstations/2100-1006_3-5381398.html?type=pt&part=marketwatch-cnet&tag=feed&subj=news


Es bleibt die Nische für Spezialanwendungen des Itanium.
Ob Intel schon vor Wochen diese Entscheidung von HP kannte und daher den neuen Unicore Itanium (geplant für Q4'04) verschoben hat ?


UND - was wird jetzt damit:
http://www.theregister.co.uk/2004/09/19/itaniumsalessmall.jpg

[Bokill]

@rkinet

Wenn diese Meldung wahr ist, dann ist der Itanium MAUSETOT.

Selbst HP will die Dinger absägen, der ISA Miterfinder von EPIC?

Dann überlebt gar der Alpha den Itanium ;D (der Smily müsste ein viel breiteres Grinsen haben).

Das ist ja eine fette Neuigkeit und Trevi hat alle mit seiner weitsichtigen Spekulation in die Tasche gesteckt.

MFG Bokill

Nachtrag: Is doch ne schöne Folie ... kommt an die Wand geklebt ;D 8)

[rkinet]

Original geschrieben von Bokill
Wenn diese Meldung wahr ist, dann ist der Itanium MAUSETOT.

http://www.hp.com/workstations/pws/index.html
no Itanium inseit (eine andere Schreibweise wird von Intel abgemahnt)

und http://www.hp.com/workstations/pws/index.html

Ok, vielleicht verkauft HP seine Itanium-Workstations nur noch unterm Ladentisch oder per ebay.


Realistisch betrachtet ist die HP-Itanium Workstation tot ...


??? Wie wird dann die Itanium-Software der Zukunft entwickelt ?

(Mit DELL-Workstations zumindest nicht: http://www1.us.dell.com/content/products/compare.aspx/workstations?c=us&cs=555&l=en&s=biz )

??? Gibts einen Itanium2 Emulator für normale 64 Bit CPUs ?

Wie also überlebt der Rest vom Itanium ?

[Seemann]

Hmm, sieht ja nicht so gut aus für den Itanium. Gerade jetzt wo er technisch interessant ist mit seinem Multicoreansatz und den Megabytes an Cache (jaja, 640K reichen bis in alle Ewigkeit ;D ). Ohne Abnehmer verkommt der Itanium zum Technologieträger. Ich würde mal gerne wissen, was das Design-Team kostet und was Intel letztendlich mit dem Itanium einspielt.

[Treverer]

@bokill

na, danke für das lob mit der weitsicht. sehen leider nicht alle so in meinem leben :P ;) na ja, zuviele fehlschüsse halt...

der witz ist, ich hatte das heute nachmittag schon in den ei*rn, nachdem ich das las:

http://www.spiegel.de/wirtschaft/0,1518,319554,00.html

"Carlys Strategie der blutigen Nase

Von Thomas Hillenbrand

In San Francisco versuchte HP-Chefin Carly Fiorina am Donnerstagabend, den Wall-Street-Analysten ihre Strategie zu erklären. Doch die Börse verliert allmählich die Geduld, weil der einstige Vorzeigekonzern nach fünf Fiorina-Jahren immer noch ein Konglomerat ohne Richtung ist.



AP
Carly Fiorina: Der sonst eher zurückhaltende britische "Economist" bezeichnet HP inzwischen als riesig, schwächlich und verwirrt
Hamburg - Auf der jährlichen Technologiekonferenz der Banc of America diente Carleton "Carly" Fiorina den versammelten Profi-Investoren ein vermeintlich todsicheres Ding an: die HP-Aktie . "Im Technologiesektor ist HPQ ein Schnäppchen" jubelte die Vorstandschefin. Damit bewies die Texanerin wieder einmal Chuzpe. Denn dass die HP-Aktien seit ihrem Amtsantritt Mitte 1999 mehr als 60 Prozent ihres Wertes verloren hat, dürfte vor allem das Resultat ihrer verfehlten Strategie sein.

Als sie in die Konzernzentrale in Palo Alto wechselte, war es Fiorinas erklärtes Ziel, den angeschlagenen Technologieriesen wieder in ein Vorzeigeunternehmen zu verwandeln. HP , so die resolute Managerin seinerzeit, dürfe der Branche "nicht hinterherlaufen, sondern muss führen". Geblieben ist von dieser hehren Vision im fünften Jahr nach Fiorinas Amtsamtritt wenig. HP hechelt in fast allen Bereichen einem besser aufgestellten Platzhirsch hinterher: Bei Personalcomputern und Servern liegt Dell vorne, bei Speicherprodukten EMC, bei Dienstleistungen für Geschäftskunden IBM . Nur im Druckergeschäft dominiert HP - die ergebnisstarke Sparte hält den Gesamtkonzern bisher noch über Wasser.

Zwar sind HPs Konkurrenten grundverschieden, gemeinsam ist ihnen aber, dass sie sich auf eine klare Strategie konzentrieren, zum Beispiel "Hauptsache billig" (Dell) oder "Alles auf 'on demand' ausrichten" (IBM). Fiorinas HP hingegen hat sich verheddert. Ursprünglich wollte die Managerin den unter ihrem Vorgänger Lew Platt an den Rändern arg ausgefransten Konzern auf einige Kerngeschäftsfelder fokussieren und eine einheitliche Organisationsstruktur schaffen. Stattdessen ist HP unter Fiorina ein unübersichtliches Konglomerat geworden. "Das ist nicht eine, das sind mindestens drei Organisationen, die sehr autonom sind", urteilt Andy Butler von der Technologieberatung Gartner. "Es gibt Serverland, Printerland und PC-Land - und alle haben unterschiedliche Strategien."

Defizite allerorten

Wie schwer diese dreiköpfige Hydra zu zähmen ist, zeigte sich im vergangenen Monat, als Fiorina einen sinkenden Quartalsgewinn melden musste und erneut die Erwartungen der Wall Street verfehlte. Dell hatte für den gleichen Zeitraum ein Ergebnisplus von 29 Prozent gemeldet, IBM eines von 17 Prozent. Eine zerknirschte Fiorina musste daraufhin zugeben, dass es "Probleme in der Ausführung" gegeben habe - viele Kunden hatten wochenlang auf bestellte Server warten müssen. Fiorina feuerte daraufhin drei Topleute fristlos, darunter auch Europachef Kasper Rosted. Im San Francisco gelobte die Managerin gestern, dass inzwischen sämtliche Lieferprobleme beseitigt seien.

Besonders dramatisch sind HPs Probleme im Servermarkt sowie im Geschäft mit Speicherelementen. Letzteres war das Kronjuwel des Computerherstellers Compaq, den Fiorina nach einer schwierigen Übernahmeschlacht im Jahr 2002 übernommen hatte. Die fusionierte HP-Compaq-Speichersparte ist nach Meinung von Analysten nur noch zweitklassig. Mindestens sechs von Fiorinas Topmanagern sahen das genauso und haben sich in den vergangenen Monaten zum Branchenprimus EMC abgesetzt. Auch der PC-Division hat der Zusammenschluss mit Compaq nicht geholfen: Die Computersparte ist größer geworden, aber kaum profitabler.

Und jetzt Fernseher



AP
HPs iPod-Klon, Kopisten statt Innovatoren
Fiorina glaubt indes weiter an den extrabreit aufgestellten Konzern. Auf dem gestrigen Analystenmeeting sagte sie, für das kommende Jahr laufe alles nach Plan. Eine Aufspaltung HPs in kleinere, handlungsfähigere Einheiten, wie sie etwa Analyst Steve Milunovich von Merrill Lynch immer mal wieder fordert, lehnt Fiorina kategorisch ab.

Stattdessen agiert die Managerin weiterhin nach dem "Viel hilft viel"-Prinzip. Statt sich zunächst um ihre defizitären Geschäftsfelder zu kümmern, verkündete Fiorina kürzlich auch noch den Einstieg in das Geschäft mit Verbraucherelektronik. HP (Konzernslogan: "Invent") bietet seit Monatsbeginn einen Klon des beliebten MP3-Players iPod von Apple an. Wesentlicher Unterschied zum Original: Unter die Plastikverkleidung des HP-Geräts kann man bunte Papierschnipsel stecken. Warum Konsumenten die Kopie von HP dem Original von Apple vorziehen sollten, bleibt unklar. Zudem will Fiorina demnächst HP-Fernseher mit Flachbildschirmen anbieten - eine Idee, auf die ihr Konkurrent Michael Dell freilich bereits vor gut 18 Monaten gekommen ist. Carly wird sich wohl erneut eine blutige Nase holen."


ich las das und dachte, wie lange sie wohl noch das verlustprojekt mitschleppen, anstatt - wie dell - eben auf hausmannskost zu setzen. und da dell sich weigert, die zur zeit viel leckeren amd-häppchen zu servieren, hätte hp ja auch eine chance, ihnen etwas wegzunehmen vom kuchen. hatte ich ja auch schon mal erwähnt, daß der opteron für alle auch die chance ist, es dell schwerer zu machen. und ich gehe mal davon aus, daß amd dell niemals so gute vorzugskonditionen bieten wird, wie intel es macht. d.h. der wettbewerbsvorteil, den dell hatte, der wäre nicht mehr da, je mehr die leute amd-opteron-systeme kaufen. ein sehr gewichtiger grund eigentlich, für ibm, hp und sun, amd mehr zu pushen...

noch etwas zu der frage, ob intel davon wußte (wenn es denn wahr ist, weil glauben kann ich es immer noch nicht ganz...): ich denke, solche entscheidung fällt man nicht, ohne seinen partner rechtzeitig davon zu unterrichten. wer ist der partner bei intel, dem man so etwas sagen muß? natürlich von chef zu chef, ist ja nicht die untere ebene, die solche weitreichenden entscheidungen fällt. daraus schließe ich: intel chef greg barret wußte es früh genug, um DANN damit zu beginnen, sich für das kommende desaster abzusichern und seine unter ihn stehenden leute dafür verantwortlich zu machen... andere haben es ihm ja schon nachgemacht. und die idf? alles mummenschanz!

[Treverer]

Original geschrieben von Seemann
Hmm, sieht ja nicht so gut aus für den Itanium. Gerade jetzt wo er technisch interessant ist mit seinem Multicoreansatz und den Megabytes an Cache (jaja, 640K reichen bis in alle Ewigkeit ;D ). Ohne Abnehmer verkommt der Itanium zum Technologieträger. Ich würde mal gerne wissen, was das Design-Team kostet und was Intel letztendlich mit dem Itanium einspielt.

ja ja, der itanium wird jetzt so schnell sterben, daß auf ewig die legende bleibt, er sei der beste, schnellste und kühlste prozessor aller zeiten gewesen...zu früh für seine zeit...vom bösen x86-jäger erlegt (wie so viele - RIP)...die ganze welt wäre damit besser gewesen (wenn die wahlmaschinen in den usa damit ausgerüstet gewesen wären)... märtyrertum ist geil :-)

[rkinet]

Original geschrieben von Treverer
a) http://www.spiegel.de/wirtschaft/0,1518,319554,00.html
b) Itanium Workstations

zu a)
HP spinnt ...
Die Firma führt immer noch zwei fast identische Sortimente an Produkten unter drei Namen 'HP', 'Compaq' und 'HP Compaq'
http://welcome.hp.com/country/us/en/prodserv/desktops.html

Mit 'HP' für Privatnutzer und Budget-Firmenkunden, sowie 'HP Compaq' für Firmenkunden, Workstations und Server wäre eine klare Linie da. Dell trennt ähnlich.


zu b)
Mit Sicherheit waren es 70-80% wirtschaftliche Gründe zur Einstellung der HP Itanium Workstations. NUR, Dell springt anscheined NICHT als Ersatzlieferant ein.
Da müßte Intel jetzt OEM-Systeme liefern und unter eigenem Namen die Server anbieten.
Dann aber stellt Dell auf AMD um ... (denn dann wäre der Intel-Desktop Markt für Dell ebenso irgendwann absehbar zuende)

[PuckPoltergeist]

Original geschrieben von Seemann
Hmm, sieht ja nicht so gut aus für den Itanium.

Was das Marketing angeht, ist das wirklich nicht gerade die beste Nachricht für den Itanium. Aber mal ehrlich, was hatte der überhaupt in einer Workstation zu suchen? Vom gesamten Design her, ist der eigentlich aufs Numbercrunching ausgelegt. Das interessiert auf dem Arbeitsplatzrechner eher weniger.

[derDUKE]

Jetzt hat es auch Heise gebracht.:

HP stellt Produktion von Itanium-Workstations ein

Der IT-Konzern Hewlett Packard stellt die Produktion von Workstations ein, die mit dem 64-Bit-Prozessor Itanium 2 ausgerüstet sind. Bisher stattete HP seine Modelle zx2000 und zx6000 mit diesem Chip aus. Diese wurden nun zum 1. September abgekündigt, die Auslieferung endet Ende Oktober.

Der Stop der Workstation-Auslieferung soll jedoch keine Auswirkungen auf die Produktion von Servern haben, die mit diesen Prozessoren ausgestattet sind, meinte ein HP-Sprecher gegenüber US-Medien. Kunden des Unternehmens sollen mehr Wert auf Chips legen, die 32- und 64-Bit-Code ausführen können. Dazu zählen für den Workstation-Bereich vor allem die 64-Bit-CPUs von AMD und einige der aktuellen Xeon-Modelle von Intel. Mit Xeon-CPUs, die die AMD64-kompatible Erweiterung EM64T enthalten, zielt Intel etwa speziell auf den Workstation-Markt. HP hatte bereits im Frühjahr entsprechende Modelle mit AMD64-Prozessoren angekündigt. Der Itanium ist eine Gemeinschaftsentwicklung von HP und Intel.

Ich betrachte solche (fett hervorgehoben) Bemerkungen als einen Ritterschlag für AMD. Zeigt es doch, dass das Opteron-Konzept (die Verbindung von 32 und 64 Bit) Genau die Bedürfnisse des Marktes trifft und dass dies mittlerweile auch von den "Größen" der Branche anerkannt wird.

@Puck:
Willst Du etwa damit andeuten, dass der Itanium lediglich falsch vermarktet wurde?
Das wäre in der Tat fast ein Novum für Intel. :]

[PuckPoltergeist]

Original geschrieben von derDUKE
@Puck:
Willst Du etwa damit andeuten, dass der Itanium lediglich falsch vermarktet wurde?
Das wäre in der Tat fast ein Novum für Intel. :]

Ich weiß jetzt nicht, wie Intel den Itanium vermarktet, nur vom Design her paßt er nicht unbedingt zu Workstations. Der Satz mit dem Marketing war so gemeint, daß es dem Ruf des Itanium bestimmt nicht gut tut, wenn eine komplette Produktlinie damit ersatzlos gestrichen wird.

[Bokill]

Kann mir jemand mal die Begriffe Erklären?

I. Für welche Aufgaben sind Server gedacht (Beispiele)?
Was für Eigenschaften müssen sie haben?

A: Absolute Rechenleistung Integer/Gleitkomma.
B: Handling Datenströme.
C: Redundanz/Ausfallsicherheit.
D: Skalierbarkeit/Vernetzung.
E: Stromverbrauch.


II. Für welche Aufgaben sind Workstations gedacht (Beispiele) ?
Was für Eigenschaften müssen sie haben?

A: Absolute Rechenleistung Integer/Gleitkomma.
B: Handling Datenströme.
C: Redundanz/Ausfallsicherheit.
D: Skalierbarkeit/Vernetzung.
E: Stromverbrauch.


III. Für welche Aufgaben sind Thin-Clients gedacht (Beispiele) ?
Was für Eigenschaften müssen sie haben?

A: Absolute Rechenleistung Integer/Gleitkomma
B: Handling Datenströme.
C: Redundanz/Ausfallsicherheit.
D: Skalierbarkeit/Vernetzung.
E: Stromverbrauch.


IV. Für welche Aufgaben sind Desktop-PCs gedacht (Beispiele) ?
Was für Eigenschaften müssen sie haben?

A: Absolute Rechenleistung Integer/Gleitkomma.
B: Handling Datenströme.
C: Redundanz/Ausfallsicherheit.
D: Skalierbarkeit/Vernetzung.
E: Stromverbrauch.


Was sind Numbercruncher?

Was sind Arbeitstiere?


Welches Profil weisen "Konkurrenten" auf?
SUNs SPARC
HP PA-RISC
IBM/Motorola Power-Familie
DEC`s Alpha
MIPS
ARM
AMD K7
AMD K8

Wir wollen doch verstanden werden. Gut möglich, dass einige unter uns unter hochgradigem (akademischen?) Elfenbeinturmfieber leiden und sich gar nicht mehr verständlich der Aussenwelt mitteilen können.

MFG Bokill

[PuckPoltergeist]

Original geschrieben von Bokill
Kann mir jemand mal die Begriffe Erklären?

Wahrscheinlich nicht, weil du hier zusammen wirfst, was mitunter gar nicht zusammen gehört oder paßt.

[derDUKE]

Original geschrieben von PuckPoltergeist
Wahrscheinlich nicht, weil du hier zusammen wirfst, was mitunter gar nicht zusammen gehört oder paßt.

Sehe ich nicht so.
Selbstverständlich ist es legitim, die verschiedenen Anforderungsprofile miteinander zu vergleichen.
Und genau dafür muss man eine einheitliche "Messlatte" haben.;)

[rkinet]

Verkaufszahlen Itanium ...

2004 kommt der wohl auf 20-25.000 Syteme, also mal vielleicht über die Vorjahreszahl von 100.000 verkauften CPUs (Die Server dürften oft mehrere CPUs enthalten).

Was die HP-Workstations so gebracht hat kann man schwer abschätzen.

Aber der Markt scheint begrenzt zu sein und der neue 9M-L3 Chip verschiebt sich ja um Monate. Auch ist fraglich, ob der oder der Dual-Core Nachfolger noch in die heutigen Sockets passen werden.


Grund für den Itanium:

Er hat tatsächlich mehr IPS (Instructions per Second) als ein Opteron. Allerdings wird der G5 wohl nur noch knapp geschlagen und die Taktevolution bei IBM (2005= 65nm) sieht deutlich besser aus, als beim Itanium. Zudem wird der G5 in weitaus höheren Stückzahlen hergestellt ...

Das x64 Design leidet untzer der Weigerung von Intel einen brauchbaren Nachfolger für SSE zu akzeptieren. SSE3 oder 4, damit kann man 'Kinder erschrecken', aber das marktschreierische hinzufügen von kaum nutzbaren Instruktionen (einige Bit mehr im Microcode der SSE-Unit) ersetzt eben keinen modernen Rechenknecht (vgl. G5).
AMD hat ja angeblich Intel einen entsprechenden Vorschlag unterbreitet, der aber von Intel abgelehnt wurde.
Würde hier x64 'nachgrüstet' werden, wäre zwar der G5 wohl immer noch vorne, aber der Abstand wäre doch erträglich klein. Und der Itanium 100% überflüssig und problemlos im Bedarf per G5 ff. ersetzbar - oder natürlöich x64 Bit CPUs.

[PuckPoltergeist]

Original geschrieben von derDUKE
Sehe ich nicht so.
Selbstverständlich ist es legitim, die verschiedenen Anforderungsprofile miteinander zu vergleichen.
Und genau dafür muss man eine einheitliche "Messlatte" haben.;)

Ja, dann müssen aber auch wirklich die verschiedenen Anforderungsprofile miteinander verglichen werden. Bei Think-Clients läßt sich das noch festlegen, die Abgrenzung Workstation-Desktop ist schon weitaus schwieriger, und Aussagen für Server allgemein sind so spezifisch, wie die Antwort auf die Frage "Was ist ein Auto?".

[rkinet]

aha PuckPoltergeist ruder verzweifelt und schnappt nach atembaren Intel-only 64 Bit ...


Der Itanium hat den Bereich eines Massenproduktes verlassen
und steuert in Nischen hinein.

Ob Desktop oder Notebook
Ob Workstation
Ob Server

dies sind Mainstream Produkte,
jetzt mit PowerPC-Design
oder den Spezialisten Sparc oder Alpha
oder eben boomend die x64 CPUs


Es ist aus für Intels bisherige Pläne für den Itanium !

Intel wird unter diesen Vorrausetungen sich wohl technisch nur noch auf den Dual-Core fixieren und entsprechende Marktnischen suchen.

Die 1 Milliarde $ Entwicklungskosten wird Intel aber bald finanztechnisch 'abschreiben', da ja keine zukünftigen Einnahmen in brauchbarer Höhe zu erwarten sind. Dies dürfte den Aktienkurs etwas wackeln lassen, aber je früher Intel diese Maßnahme macht, desto besser.

Anschließend hat Intel 'freie Bahn' EM64T breit zu vermarkten und alle seine Produkte mit x64 auszustatten.
Dann hätten wir Mitte 2005 nur noch x64 Designs, vom Celeron D 'J' über Pentium-M bis Xeon und vom 90nm Sempron bis Opteron.
Letztlich deuten Intel Aussagen zu 'EM64T ist soviel wie eine Erhöhung des FSB oder SSE3' auch in diese Richtung.
Technisch untertrieben, aber in der Praxis und Langlebigkeit der IA32e Software durchaus realistisch.

[mtb][sledgehammer]

Fakt ist, dass Intel mit IA-64 den Server und Workstationmarkt erobern und nach einiger Zeit damit auch IA 32 (auf Desktops) ablösen wollte. Vom Desktop hört man schon lange nichts mehr, bei Servern sieht man nur noch Nischen und nun steht das Ende bei den Workstations an. Wer das vor ein paar Jahren prognostiziert hätte, dem hätte man knallhart eine grüne Brille angedichtet. Ich bin nun wirklich gespannt, ob der Itanium seine letzte Nische vor dem G5 schützen kann. Augrund der Softwaresituation habe ich da allerdings bedenken (RISC ist schon verbreitet und lässt sichIMO viel leichter optimieren als EPIC).

Ach was mir gerade einfällt: extra für den Workstation Bereich hat ja Intel die kleineren Itanium Versionen (AFAIK Deerfield) eingeführt, ergo auch dieser Rettungsanker half nicht.

[rkinet]

Original geschrieben von mtb][sledgehammer
Ach was mir gerade einfällt: extra für den Workstation Bereich hat ja Intel die kleineren Itanium Versionen (AFAIK Deerfield) eingeführt, ergo auch dieser Rettungsanker half nicht.

tja, das wars dann wohl für den Itanium ...
außer, Dell erbarmt sich für Intel und springt in die Lücke, die HP hinterläßt.

Wunder geschehen immer wieder *lol*

[PuckPoltergeist]

Original geschrieben von mtb][sledgehammer
Ich bin nun wirklich gespannt, ob der Itanium seine letzte Nische vor dem G5 schützen kann.

Sicherlich, der G5 ist nicht im Servermarkt positioniert. ;)


Augrund der Softwaresituation habe ich da allerdings bedenken (RISC ist schon verbreitet und lässt sichIMO viel leichter optimieren als EPIC).

Hier muß Intel die Compiler liefern, da EPIC ja selber dumm ist. Mit guten Compilern kann der Itanium noch deutlich zulegen. Da der Itanium die neue Technik aber gerade einführt, gibt es keine Vorbilder, nichts, wo man abschauen und lernen könnte. Insofern wird es wohl noch eine Weile dauern, bis die neuen Compiler wirklich ausgereift sind.

PS: Daß Intel mit dem Itanium auch in den Desktopmarkt wollte, war von Anfang an eine Schnapsidee. Mit dem Itanium wollen sie ja gerade ins Hochpreissegment, da wo noch richtig viel Schotter mit einem Rechner umgesetzt wird. Wenn ein Prozessor jetzt in beiden Märkten eingesetzt wird, ruiniert er damit automatisch die Preise oberen Segment.

[rkinet]

Original geschrieben von PuckPoltergeist
a) Sicherlich, der G5 ist nicht im Servermarkt positioniert

b) Mit guten Compilern kann der Itanium noch deutlich zulegen.
Da der Itanium die neue Technik aber gerade einführt, gibt es keine Vorbilder ...

c) (Verzweiflung) [/B]

zu a) PuckPoltergeist lebt wohl in einem Parlleluniversum mit Internet-Kontakt zu unserer Welt

zu b) Intel hatte Jahre an Zeit für den Itanium. Beim C64 brauchten die Programmierer gut 3-4 Jahre unter Primitivbedingungen zuvor unglaubliches aus den 1 MHz (intern aber als DDR Design, heute also Intel-like '2 MHz') zu zaubern.
Und Intel kann angeblich nach 3 Jahren an HighTech Entwicklungsumgebungen nicht mal ordenlichen C-Sourcecode in performante OpCodes übersetzten ...
Fakt ist, daß bei dem Antransport von neuem Code der lahme 128 Bit / 100 Mhz (oder C64-like: 400 MHz) eben bremst und ne x64 CPU eben nur 1/3 an Code durch ein ähnlich schnelles DRAM-Interface schaufeln muss.
Dagegen hilft kein Compiler und der 9M-L3 vielleicht auch zuwenig.


zu c) Mein Schweigen im Walde ...

[Treverer]

Original geschrieben von PuckPoltergeist
Sicherlich, der G5 ist nicht im Servermarkt positioniert. ;)



Hier muß Intel die Compiler liefern, da EPIC ja selber dumm ist. Mit guten Compilern kann der Itanium noch deutlich zulegen. Da der Itanium die neue Technik aber gerade einführt, gibt es keine Vorbilder, nichts, wo man abschauen und lernen könnte. Insofern wird es wohl noch eine Weile dauern, bis die neuen Compiler wirklich ausgereift sind.

PS: Daß Intel mit dem Itanium auch in den Desktopmarkt wollte, war von Anfang an eine Schnapsidee. Mit dem Itanium wollen sie ja gerade ins Hochpreissegment, da wo noch richtig viel Schotter mit einem Rechner umgesetzt wird. Wenn ein Prozessor jetzt in beiden Märkten eingesetzt wird, ruiniert er damit automatisch die Preise oberen Segment.

man, du schreibst dir was zusammen...

amd zeigt doch, daß es geht, die märkte mit ein und derselben architektur zu bedienen. gleiche architektur bedeutet vor allem eines: einsatz der gleichen, bereits vorhandenen software. intels fehler war doch nicht, einen itanium auch in nicht nischenmärkten unter zu bringen (anders geht es doch auch gar nicht, aber dazu habe ich schon monate vorher genau hier geschrieben...), also auch für desktop, server, workstationen. der eigentlich fehler war und ist eben epic bzw. die faktische inkompatibilität zu x86. und ihr wißt, was ich mit faktisch meine: grottenlahm.

und eines ist doch klar, intel hat diesen weg - der eben gescheitert ist, amd sei dank - nicht begonnen, weil sie der welt etwas gutes tun wollten mit dem ausmerzen von x86-macken. nein, sie haben ihn beschritten, um auch die letzten clone-konkurrenten vom markt zu drängen. ein weg, den sie deutlich und immer mehr verschärft seit einführung der pii slots gegangen sind. alle haben an ihre marktmacht geglaubt, intel selbst und auch hp bzw. deren chefin die wohl dachte, sich an einen sieger ranhängen zu können. die imensen kosten (ja, ganz volkswirtschaftlich gesehen!) solcher umstellung, hätten eben wir alle aufbringen müssen, genauso, wie es seit jahr und tag m$ vormacht.

und amd hat natürlich ebensowenig primär im kopf gehabt, uns etwas gutes zu tun, sondern vielmehr haben sie versucht ihren arsch zu retten, weil sie scheinbar kaum hätten bestehen können auf dem cpu-markt, wenn der itanium sich so durchgesetzt hätte, wie intel es ehehdem plante und behauptete. sie haben sich halt den markt wie ist angeschaut und wie er nach intel plänen sein soll. und sie habe die lücke gefunden, den fehler von intel: x86 kompatibilität. hätte es den itanium (öder ähnliches) als projekt nicht gegeben, dann hätte intel sicherlich ebenfalls eine 64bit erweiterung gebracht oder wie auch immer sie sonst hätten einbrechen wollen in den 64bit markt. jedenfalls hatten sie eben amd das feld überlassen - und stehen jetzt vor einem scherbenhaufen dieses weges. da läßt sich auch gar nichts schön reden, wenn eine strategie gescheitert ist. genau dieses schönreden machst du aber, wenn du solche sachen sagst, wie "Daß Intel mit dem Itanium auch in den Desktopmarkt wollte, war von Anfang an eine Schnapsidee." ich erinnere daran, daß sie genau dies erst nochmals vor nicht mal einem halben jahr verkündet haben, nämlich daß die zukunft dem itanium gehört und nicht em64t bzw. x86. zukunft in einer nische aber wohl nur, von der ich und auch andere hier nicht wissen, wie sie aussehen soll...

bokill fragt nach einer definition bzw. abgrenzung der verschiedenen märkte und du meinst einfach, das dies nicht ginge. aber genau das ist ja der witz: ich meine ja auch, daß die grenzen seit jahren immer mehr am verschwimmen sind und daher wird auch die nische kleiner. upps, wie kann etwas kleiner werden, was es nicht gibt? :-)

irgendjemand hat es hier ja auch bereits gesagt und ich denke er hat recht: der itanium ist nur noch etwas für technik-freaks und liebhaber. denn natürlich hat hp mit ihrem schritt eine lawine losgetreten. wobei, so groß ist die gar nicht, sind einfach nicht mehr genug dabei, da ja hp selbst der vorreiter bzw. beherrschende auf dem itanium markt war. (JA, ich weiß, daß sie nur von workstation sprechen...was solls) also, welche lawine? nun, erstens werden nun auch noch andere server/workstation-anbieter abspringen, um sich auf die alternative zu stürzen (= amd64/em64t) aber schlimmer ist, daß die software-anbieter nun 0,03promille grund haben, ihre software für die itanium-platform zu portieren bzw. zu pflegen. vorneweg natürlich m$, die in ihren planungen natürlich auch etliche milliarden(!!!) einnahmen mit windows ia64 hatten. fällt jetzt komplett weg, muß ne alternative her, gibt aber nur eine...rate mal welche...

vorerst noch ein letztes, zitat von dir:
"Hier muß Intel die Compiler liefern, da EPIC ja selber dumm ist. Mit guten Compilern kann der Itanium noch deutlich zulegen. Da der Itanium die neue Technik aber gerade einführt, gibt es keine Vorbilder, nichts, wo man abschauen und lernen könnte. Insofern wird es wohl noch eine Weile dauern, bis die neuen Compiler wirklich ausgereift sind."

noch ein beispiel für schönrednerei. denn tatsächlich muß es doch lauten: mit compiler für den itanium kann intel kein geld mehr verdienen. die neue technik ist bereits gescheitert am markt und daher gibt es keinen bedarf und keine user, mit deren hilfe man lernen könnte, einen tollen compiler zu bauen. deswegen wird die "weile" wohl bis zur ewigkeit dauern, bis ein solcher compiler da ist...

und, demnächst auf ihrem sender:
INTEL - das rollen der köpfe

[PuckPoltergeist]

Original geschrieben von Treverer
amd zeigt doch, daß es geht, die märkte mit ein und derselben architektur zu bedienen.

Echt? Wo? Ich habe bis jetzt keinen Hersteller gesehen, der 32-, oder 64-Prozessor Rechner mit dem Opteron anbietet. Der K8 steht in Konkurrenz zum Xeon, bei den wirklich großen Rechnern habe ich ihn noch nicht gesehen.


gleiche architektur bedeutet vor allem eines: einsatz der gleichen, bereits vorhandenen software. intels fehler war doch nicht, einen itanium auch in nicht nischenmärkten unter zu bringen (anders geht es doch auch gar nicht, aber dazu habe ich schon monate vorher genau hier geschrieben...), also auch für desktop, server, workstationen. der eigentlich fehler war und ist eben epic bzw. die faktische inkompatibilität zu x86. und ihr wißt, was ich mit faktisch meine: grottenlahm.

Das zieht nur beim Desktop-Markt. Im Server- und Workstationbereich läuft eh meist spezielle Software, die bei Unix auch sehr schnell portiert ist.

genau dieses schönreden machst du aber, wenn du solche sachen sagst, wie "Daß Intel mit dem Itanium auch in den Desktopmarkt wollte, war von Anfang an eine Schnapsidee." ich erinnere daran, daß sie genau dies erst nochmals vor nicht mal einem halben jahr verkündet haben, nämlich daß die zukunft dem itanium gehört und nicht em64t bzw. x86.

Was rede ich denn damit schön?


zukunft in einer nische aber wohl nur, von der ich und auch andere hier nicht wissen, wie sie aussehen soll...

Bis jetzt von Power5, Mips, HPPA, Alpha und Sparc besetzt. Mips, HPPA und Alpha sind abgekündigt und Sparc spielt im HPC auch keine große Rolle. Ich glaube schon, daß neben dem Power5 noch genügend Platz für eine zweite Architektur ist.


bokill fragt nach einer definition bzw. abgrenzung der verschiedenen märkte und du meinst einfach, das dies nicht ginge.

Es geht schon, aber nicht so, wie es gefragt wurde. Es kann mir natürlich gerne jemand das Gegenteil beweisen.


aber genau das ist ja der witz: ich meine ja auch, daß die grenzen seit jahren immer mehr am verschwimmen sind und daher wird auch die nische kleiner. upps, wie kann etwas kleiner werden, was es nicht gibt? :-)

Es wird immer unterschiedliche Märkte mit unterschiedlichen Anforderungen und unterschiedlichen Lösungen dazu geben, egal wie sehr die Grenzen verschwimmen. Die Mainframes wurden auch schon etliche Male totgesagt, weil sie überholt wären und andere Architekturen ihre Aufgaben übernehmen könnten.


irgendjemand hat es hier ja auch bereits gesagt und ich denke er hat recht: der itanium ist nur noch etwas für technik-freaks und liebhaber. denn natürlich hat hp mit ihrem schritt eine lawine losgetreten. wobei, so groß ist die gar nicht, sind einfach nicht mehr genug dabei, da ja hp selbst der vorreiter bzw. beherrschende auf dem itanium markt war. (JA, ich weiß, daß sie nur von workstation sprechen...was solls) also, welche lawine? nun, erstens werden nun auch noch andere server/workstation-anbieter abspringen, um sich auf die alternative zu stürzen (= amd64/em64t)

Das wird sich zeigen. Falls es wirklich so kommt, ist die Lawine deutlich größer, als hier von dir dargestellt. SGI hat z.B. das gesamte Portfolio auf den Itanium ausgerichtet. Ich bin mir ziemlich sicher, daß dann die Lichter ausgehen, wenn SGI dazu gezwungen ist, das alles umzustellen.


aber schlimmer ist, daß die software-anbieter nun 0,03promille grund haben, ihre software für die itanium-platform zu portieren bzw. zu pflegen. vorneweg natürlich m$, die in ihren planungen natürlich auch etliche milliarden(!!!) einnahmen mit windows ia64 hatten. fällt jetzt komplett weg, muß ne alternative her, gibt aber nur eine...rate mal welche...

In dem Bereich, wo der Itanium momentan positioniert ist, ist das Käuferfeld für die Software eh sehr dünn gesäht. Wenn der Itanium komplett aufgegeben wird, besteht auch keine Notwendigkeit für Ports mehr, das ist klar. Bis jetzt ist es aber noch nicht so weit (und MS hat in diesem Markt eh nichts verloren).


vorerst noch ein letztes, zitat von dir:
"Hier muß Intel die Compiler liefern, da EPIC ja selber dumm ist. Mit guten Compilern kann der Itanium noch deutlich zulegen. Da der Itanium die neue Technik aber gerade einführt, gibt es keine Vorbilder, nichts, wo man abschauen und lernen könnte. Insofern wird es wohl noch eine Weile dauern, bis die neuen Compiler wirklich ausgereift sind."

noch ein beispiel für schönrednerei. denn tatsächlich muß es doch lauten: mit compiler für den itanium kann intel kein geld mehr verdienen. die neue technik ist bereits gescheitert am markt und daher gibt es keinen bedarf und keine user, mit deren hilfe man lernen könnte, einen tollen compiler zu bauen. deswegen wird die "weile" wohl bis zur ewigkeit dauern, bis ein solcher compiler da ist...

Nun, wie schon geschrieben, wir werden sehen. :)

[rkinet]

Original geschrieben von PuckPoltergeist
a) Echt? Wo? Ich habe bis jetzt keinen Hersteller gesehen, der 32-, oder 64-Prozessor Rechner mit dem Opteron anbietet. Der K8 steht in Konkurrenz zum Xeon, bei den wirklich großen Rechnern habe ich ihn noch nicht gesehen.


b) ... SGI hat z.B. das gesamte Portfolio auf den Itanium ausgerichtet. Ich bin mir ziemlich sicher, daß dann die Lichter ausgehen, wenn SGI dazu gezwungen ist, das alles umzustellen.

...


a) da schlägst jetzt aber 13 !

b) PuckPoltergeist verdreht die Wahrheit http://www.sgi.de/products/servers/


Fazit:
PuckPoltergeist kann als Verschwörungstheoretiker im Zirkus auftreten und müllt mit objektiv falschen Statements das Forum zu. Jeder kann sich mal irren - mich auf keinen Fall ausgenommen - aber (s. SGI b) zeigt, daß hier bewußt von PuckPoltergeist versucht wird, mit Pseudofachwissen seine konfusen Statement für den eiligen Leser der Beiträge zu untermauern.
Wie ich schon früher feststellte - PuckPoltergeist diskuttiert nicht um seinen Wissenhorizont zu erweitern, sondern will nur provozieren.

[Treverer]

null erkenntnisfortschritt...



langweiliger tag. wäre doch bloß irgendetwas passiert zum wochenende, irgendwas, egal was...hm, z.b. hätte ja daimler-crysler ankündigen können, den smart nicht mehr zu bauen...oder bayern münchen kündigt an, nicht mehr deutscher meister werden zu wollen...das wären meldungen...aber so...langweilig...nichts passiert..schreib doch mal einer was...irgendwas...wurde schröder wieder mit eiern beworfen?...ah, da ich höre was: hewlett packard hustet...wieso? warum?...ach nur der itanium...wieder nichts passiert...scheiß it-branche...öde...mir ist so langweilig........................................................................... .....................................................................ach, hol ich mir mal ein eis ;D

[Seemann]

Original geschrieben von rkinet
PuckPoltergeist kann als Verschwörungstheoretiker im Zirkus auftreten und müllt mit objektiv falschen Statements das Forum zu. Jeder kann sich mal irren - mich auf keinen Fall ausgenommen - aber (s. SGI b) zeigt, daß hier bewußt von PuckPoltergeist versucht wird, mit Pseudofachwissen seine konfusen Statement für den eiligen Leser der Beiträge zu untermauern.
Wie ich schon früher feststellte - PuckPoltergeist diskuttiert nicht um seinen Wissenhorizont zu erweitern, sondern will nur provozieren. Wer im Glashaus sitzt, sollte nicht mit Steinen werfen (*mit-dem-Zaunpfahl-wink*). Jeder an der Materie interessierte Leser wird die Diskussionsbeiträge der verschiedenen Benutzer einschätzen können - da braucht es nicht deiner zusätzlichen Bemühungen um angebliche Verschwörungen aufzudecken oder zu konstruieren.

Back to the facts:
Ich denke Intel wird die Entwicklung des Itaniums weiter forcieren, allein weil ein Scheitern dieses Prestigesproduktes nicht besonders postiv für Intels Image wäre. Finanziell dürfte Intel über ausreichende Reserven verfügen um den Itanium für Jahrzehnte zu subventionieren. Sollten sie in absehbarer Zeit sogar Komplettserver anbieten, könnte sich Intel sogar einen recht profitablen Markt erschließen.

[rkinet]

Original geschrieben von Seemann
Wer im Glashaus sitzt, sollte nicht mit Steinen werfen (*mit-dem-Zaunpfahl-wink*). Jeder an der Materie interessierte Leser wird die Diskussionsbeiträge der verschiedenen Benutzer einschätzen können - da braucht es nicht deiner zusätzlichen Bemühungen um angebliche Verschwörungen aufzudecken oder zu konstruieren.


Was mich bei PuckPoltergeist ärgert ist ein Pseudo-Fachwissen, als Tatsachen dargestellt, daß erst beim Googlen 'zerfällt. Er wählt geschickt Randgebiete der PC-Technik oder Software aus, die eben nicht Allgemeingut sind.
Hätte er dabei Treffer, wärs ja ok. Nur meine Nachrecherchen deckten bisher fast immer klare Informations-Nieten auf.

[PuckPoltergeist]

Original geschrieben von rkinet
b) PuckPoltergeist verdreht die Wahrheit http://www.sgi.de/products/servers/

Fazit:
PuckPoltergeist kann als Verschwörungstheoretiker im Zirkus auftreten und müllt mit objektiv falschen Statements das Forum zu. Jeder kann sich mal irren - mich auf keinen Fall ausgenommen - aber (s. SGI b) zeigt, daß hier bewußt von PuckPoltergeist versucht wird, mit Pseudofachwissen seine konfusen Statement für den eiligen Leser der Beiträge zu untermauern.

Dann google mal weiter, und du wirst feststellen, daß Mips-basierte Systeme von SGI nur noch gepflegt, aber nicht mehr weiter entwickelt werden. Wieso? Weil der Itanium diese ersetzen soll. Die Altix sollten die Origin eigentlich schon ersetzt haben, was aber durch den Itanium1 torpediert wurde.
Immer noch objektiv falsch? Wo liege ich noch falsch? Welche Aussagenen von mir kannst du widerlegen?

die a) schenke ich mir jetzt, du kannst eh keine Beispiele dafür bringen

Wenn ich mir deine Beiträge (hier und auf heise) so ansehe, würde ich meinen, daß du der Troll bist.

[PuckPoltergeist]

Original geschrieben von Seemann
Sollten sie in absehbarer Zeit sogar Komplettserver anbieten, könnte sich Intel sogar einen recht profitablen Markt erschließen.

Daß das Intel selber macht, glaube ich nicht. Damit würden sie ihren Premiumkunden Konkurrenz machen. Außerdem hat Intel auf diesem Gebiet praktisch überhaupt keine Erfahrung. Da ist es sinnvoller, die etablierten Hersteller (HP, SGI) zu unterstützen.

[rkinet]

Original geschrieben von PuckPoltergeist
Dann google mal weiter, und du wirst feststellen, daß Mips-basierte Systeme von SGI nur noch gepflegt, aber nicht mehr weiter entwickelt werden. Wieso? Weil der Itanium diese ersetzen soll.

Wir haben an andere Stelle die Itanium-Verkäufe in Q2'04 nach Hersteller gesehen:
HP dominiert absolut und setzt die Dinger für Intel ab.

Andere Firmen verkaufen kaum wirtschaftlich den Itanium.
Einzig absehbarer Itanium-Boom wird Mitte 2005 ein Dual-Core Cluster für die NASA - nur die CPU gibts bei Intel erst im Labor.

Nachdem SGI von irgendetwas leben muss, sind dies die Mips.

Und 'Weil der Itanium diese ersetzen soll' ist Sugestion - noch fehlt schlicht das Intel-Silicium dafür.


Bem:
Vielleicht steigt SGI jetzt, wie auch schon Cray, auf Opteron um ?
Aber dies ist nur meine gefühlte Spekulation zur nahen Zukunft.

[Seemann]

Original geschrieben von rkinet
Was mich bei PuckPoltergeist ärgert ist ein Pseudo-Fachwissen, als Tatsachen dargestellt, daß erst beim Googlen 'zerfällt. Er wählt geschickt Randgebiete der PC-Technik oder Software aus, die eben nicht Allgemeingut sind.
Hätte er dabei Treffer, wärs ja ok. Nur meine Nachrecherchen deckten bisher fast immer klare Informations-Nieten auf. Um ehrlich zu sein fällt mir genau das was du PuckPoltergeist vorwirfst hauptsächlich bei dir auf. Nichts für ungut, aber das ist mein mehr oder weniger subjektives Empfinden.


Original geschrieben von PuckPoltergeist
Daß das Intel selber macht, glaube ich nicht. Damit würden sie ihren Premiumkunden Konkurrenz machen. Außerdem hat Intel auf diesem Gebiet praktisch überhaupt keine Erfahrung. Da ist es sinnvoller, die etablierten Hersteller (HP, SGI) zu unterstützen. Okay, da magst du auch Recht haben. Vielleicht können wir als Leitlinie festhalten, dass Intel verstärkt in diesem Bereich enagieren wird - ob nun direkt als Lieferant oder als "Helfer" für Goßkunden wird sich zeigen.

[PuckPoltergeist]

Original geschrieben von rkinet
Wir haben an andere Stelle die Itanium-Verkäufe in Q2'04 nach Hersteller gesehen:
HP dominiert absolut und setzt die Dinger für Intel ab.

Andere Firmen verkaufen kaum wirtschaftlich den Itanium.
Einzig absehbarer Itanium-Boom wird Mitte 2005 ein Dual-Core Cluster für die NASA - nur die CPU gibts bei Intel erst im Labor.

Nachdem SGI von irgendetwas leben muss, sind dies die Mips.

Habe ich das bestritten? Ich habe geschrieben, daß SGI ausschließlich auf den Itanium setzt, Mips läuft aus. Das steht in keinerlei Widerspruch zu den von dir ausgegrabenen Aussagen.
Ich bezweifle übrigens, daß SGI von den Mips-Rechnern lebt, momentan leben die von der Substanz.


Und 'Weil der Itanium diese ersetzen soll' ist Sugestion - noch fehlt schlicht das Intel-Silicium dafür.

Wie ist das zu verstehen? SGI verkauft die Altix ja schon, also muß das Silizium auch vorhanden sein.

Daß der DualCore-Itanium noch nicht verfügbar ist, hindert SGI nicht daran, die Infrastruktur für die CPU schon zu entwickeln. Eine 10k-Prozessormaschine wird nicht mal eben schnell zusammen gebaut, wenn der Prozessorhersteller liefern kann.

[rkinet]

Zum Ausgleich für die rege Diskussion:

Noch ein Paar zusätzliche Details zu der HP-Aktion:

http://www.infoworld.com/article/04/09/24/HNhpdropsitanium_1.html


auch:
'HP will continue to provide support for the Itanium workstations until 2009,
HP's Sowards said.'


Klingt schön kundenfreundlich, aber auch nach einem Abschied für immer.

Wie schon heute mehrfach vermutet beginnt so das Nischenzeitalter für den Itanium
- wohl auch auf ewig.

[mtb][sledgehammer]

Original geschrieben von PuckPoltergeist
Sicherlich, der G5 ist nicht im Servermarkt positioniert. ;) Ist das nicht offensichtlich, dass ich mich vertippt habe und den Power 5 gemeint habe? (Warum müssen die IBM Chips und Apple Rechner auch immer die selbe Generation haben)Hier muß Intel die Compiler liefern, da EPIC ja selber dumm ist. Mit guten Compilern kann der Itanium noch deutlich zulegen. Da der Itanium die neue Technik aber gerade einführt, gibt es keine Vorbilder, nichts, wo man abschauen und lernen könnte. Insofern wird es wohl noch eine Weile dauern, bis die neuen Compiler wirklich ausgereift sind. Also, der Itanium war so etwa für Ende der Neunziger geplant. Das Projekt besteht meines Wissens schon so eher seit Anfang der Neunziger (-> über 10 Jahre). Eigentlich hätte Intel so planen müssen, dass die Compiler zum geplanten lauch fertig sind (diesen Termin schätze ich auf 1999, bin zu faul zum genauer zu googeln). Diser Zeitpunkt ist schon fünf Jahre her, in denen die Intel Compiler Spezialisten genügend Zeit hatten, um Compiler zu optimieren. Aber selbst seit dem Lauch ist eigentlich kein revolutionärer Fortschritt zu verzeichnen gewesen, das meiste was der Itanium zulegen konnte war durch den FSB, mehr Cache, mehr Cache, andere Funktionseinheiten und mehr Takt. Insofern frage ich mich wirklich, wie lange diese Weile dauern kann, nochmal 10 jahre? 20 Jahre? PS: Daß Intel mit dem Itanium auch in den Desktopmarkt wollte, war von Anfang an eine Schnapsidee. Mit dem Itanium wollen sie ja gerade ins Hochpreissegment, da wo noch richtig viel Schotter mit einem Rechner umgesetzt wird. Wenn ein Prozessor jetzt in beiden Märkten eingesetzt wird, ruiniert er damit automatisch die Preise oberen Segment. Und da hättest du mal so genau lesen sollen wie bei meinem G5 Vertipper. Denn ich habe hier IA 64 geschrieben und meinte auch IA 64. Und IA 64 != Itanium (AFAIK bist doch auch du jemand, der gerne genau unterscheidet zwischen ISA und Implementierung)Echt? Wo? Ich habe bis jetzt keinen Hersteller gesehen, der 32-, oder 64-Prozessor Rechner mit dem Opteron anbietet. Der K8 steht in Konkurrenz zum Xeon, bei den wirklich großen Rechnern habe ich ihn noch nicht gesehen.Was wohl einfach daran liegt, dass noch keine geeigneten Chipsätze für den Opteron verfügbar waren, was sich jedoch mit dem Horus Chipsatz oder den Cray SeaStars ändern könnte. Außerdem ist AMDs prioritäres Ziel auch mal der viel größere und für den Prozessorhersteller lukrativere x86/Xeon Server Markt, weil er einfach viel größer ist.

[Bokill]

Ich gebe mal die Antworten, und auch die Begründung weswegen ich die Begriffe mal in die Rund werfe.

I. Für welche Aufgaben sind Server gedacht (Beispiele)?
Was für Eigenschaften müssen sie haben?

A: Absolute Rechenleistung Integer/Gleitkomma.
B: Handling Datenströme.
C: Redundanz/Ausfallsicherheit.
D: Skalierbarkeit/Vernetzung.
E: Stromverbrauch.

Lat. = servare = dienen
Im weitesten Sinne ist ein Server ein Rechner, der in einem Netwerk anderen Rechnern dient.
A: Absolute Rechenleistung Integer/Gleitkomma. In diesem Bereich muss zwar der Server ordentlich Leistung haben, aber absolute Spitzenkraft ist nicht (mehr) ganz so wichtig.
B: Handling Datenströme. Genau hier müssen Server Spitzenklasse sein. Hier sind sie Spezialisten und dienen mit ihrerer Gabe anderen Rechnern.
C: Redundanz/Ausfallsicherheit. Weil sie zentral im Datennetz sitzen, ist neben dem Handling der Datenströme die Ausfallsicherheit genauso wichtig.
D: Skalierbarkeit/Vernetzung. Die Steigerung der Rechenkraft durch Koppeln von Rechnern ist wichtig, aber soll eher der Systemsicherheit dienen, weniger der steigerung der Rechenkraft.
E: Stromverbrauch. Hängt von der Bauform ab. Blades(kleine kompakte Gehäuse für Racks) sind da anspruchsvoller was Stromsparen angeht. Da aber Dauerbetrieb wichtiger ist, als Rechenpower, gewinnt der Strombedarf zunehmend Bedeutung.


II. Für welche Aufgaben sind Workstations gedacht (Beispiele) ?
Was für Eigenschaften müssen sie haben?


Work = Arbeit
Im weitesten Sinne ist eine Workstation ein Rechner, der in einem Netzwerk aber auch an einem Einzelplanz Rechenjobs erledigt.
A: Absolute Rechenleistung Integer/Gleitkomma. In diesem Bereich muss zwar die Workstation Spitzenleistung haben. Das beste am Markt ist so mal eben noch gut genug.
B: Handling Datenströme. Genau hier müssen Workstations gut genug sein (solange ihre Rechenleistung nicht darunter leidet). Da dürfen Server leichte Vorteile haben.
C: Redundanz/Ausfallsicherheit. Weil sie teure Rechenjobs erledigen, darf es zu keinem Ausfall kommen. Allerdings ist ein Ausfall noch nicht so schlimm wie bei einem Server.
D: Skalierbarkeit/Vernetzung. Die Steigerung der Rechenkraft durch Koppeln von Rechnern ist wichtig, weniger wichtig ist die Steigerung der Systemsicherheit. (-> Umgekehrtes Profil zum Server)
E: Stromverbrauch. Wer ultimative Rechenkraft braucht, macht keine Kompromisse.


III. Für welche Aufgaben sind Thin-Clients gedacht (Beispiele) ?
Was für Eigenschaften müssen sie haben?


Thin = Dünn/schmal
Client = Kunden
Im weitesten Sinne ist ein Thin-Client ein Rechner, der in einem Netzwerk für einem Einzelarbeitsplatz/Aufgaben Rechenjobs erledigt. Er bedingt an anderer Stelle einen Server.
A: Absolute Rechenleistung Integer/Gleitkomma. In diesem Bereich muss ein Thin Client nur recht geringe Rechenkraft haben.
B: Handling Datenströme. Genau hier müssen Thin Clients gut genug sein. Aber hier sind Kompromisse zugunsten von Ausfallsicherheit und Stromsparen und Kompaktheit möglich
C: Redundanz/Ausfallsicherheit. Weil sie keine teuren Rechenjobs erledigen, darf es zu Ausfällen kommen. Ausfall ist aber selbstverständlich unerwünscht. Die Redundanz gewährleistet der Server.
D: Skalierbarkeit/Vernetzung. Die Steigerung der Rechenkraft durch Koppeln von Rechnern ist unwichtig.
E: Stromverbrauch. Stromsparen ist wichtig. Vor allem wenn wirklich sehr kompakte Gehäuse verwendet werden (Wärme!)


IV. Für welche Aufgaben sind Desktop-PCs gedacht (Beispiele) ?
Was für Eigenschaften müssen sie haben?

Desktop ist ein schwer fassbarer Bereich. Denn alle Anforderungen sind nicht so extrem wie bei den vorher genannten. Allenfalls bei der Systemsicherheit ist deutliches Einsparpotential. Wichtig an einem Desktopsystem ist da eher der Preis (700$ - 1000$ Grenze)

So Kurzfassung.
Der Itanium-[i]Workstationbereich soll eingestampft werden. Und hier hat der Itanium wirklich gewisse Vorteile (Gleitkomma-Numbercruncher).
Naaaaa? Wie ist demnach das Einstampfen des Workstationbereiches zu werten?

MFG Bokill

[i_hasser]

Na es kommt auch immer auf den Einsatzzweck an - ein Fileserver zum Bleistift muss eine ordentliche Netzwerkleistung und viele schnelle Raid-Arrays und/oder Streamer haben. Da ist die CPU Leistung weniger wichtig, solange sie nicht zum Flaschenhals wird.

[PuckPoltergeist]

Original geschrieben von mtb][sledgehammer
Ist das nicht offensichtlich, dass ich mich vertippt habe und den Power 5 gemeint habe? (Warum müssen die IBM Chips und Apple Rechner auch immer die selbe Generation haben)

Du warst/bist nicht der einzige, der das durcheinander wirft, weshalb ich da doch etwas vorsichtiger bin. Der G5 ist zwar mit dem Power5 verwandt, aber es sind doch deutlich unterschiedliche CPUs.


Also, der Itanium war so etwa für Ende der Neunziger geplant. Das Projekt besteht meines Wissens schon so eher seit Anfang der Neunziger (-> über 10 Jahre). Eigentlich hätte Intel so planen müssen, dass die Compiler zum geplanten lauch fertig sind (diesen Termin schätze ich auf 1999, bin zu faul zum genauer zu googeln).

Verfügbar sind/waren sie ja, halt nur nicht optimal. Es ist außerordentlich schwierige, Software für Hardware zu optimieren, die es noch nicht gibt.


Diser Zeitpunkt ist schon fünf Jahre her, in denen die Intel Compiler Spezialisten genügend Zeit hatten, um Compiler zu optimieren. Aber selbst seit dem Lauch ist eigentlich kein revolutionärer Fortschritt zu verzeichnen gewesen, das meiste was der Itanium zulegen konnte war durch den FSB, mehr Cache, mehr Cache, andere Funktionseinheiten und mehr Takt. Insofern frage ich mich wirklich, wie lange diese Weile dauern kann, nochmal 10 jahre? 20 Jahre?

Wie ich schon schrieb, Intel ist hier Vorreiter. Die Entwicklung bei der Hardware hat dem gegenüber Jahrzehnte Vorsprung, und damit Rechnergenerationen. Sowas holt man nich t mal eben wieder rein. Bis die entsprechende Erfahrung mit den Compilern vorhanden ist, können auch Jahre oder gar Jahrzehnte vergehen.


Und da hättest du mal so genau lesen sollen wie bei meinem G5 Vertipper. Denn ich habe hier IA 64 geschrieben und meinte auch IA 64. Und IA 64 != Itanium (AFAIK bist doch auch du jemand, der gerne genau unterscheidet zwischen ISA und Implementierung)

Ok, mein Fehler.


Was wohl einfach daran liegt, dass noch keine geeigneten Chipsätze für den Opteron verfügbar waren, was sich jedoch mit dem Horus Chipsatz oder den Cray SeaStars ändern könnte.

Nun, wir werden sehen, ob sich ein Hersteller darauf einläßt.


Außerdem ist AMDs prioritäres Ziel auch mal der viel größere und für den Prozessorhersteller lukrativere x86/Xeon Server Markt, weil er einfach viel größer ist.

Das schrieb ich ja auch schon, aber dann schlug es 13. AMD zielt nicht zuletzt auch (erstmal) nur auf diesen Markt, weil dort leichter rein zu kommen ist.

[PuckPoltergeist]

Original geschrieben von Bokill
So Kurzfassung.
Der Itanium-Workstationbereich soll eingestampft werden. Und hier hat der Itanium wirklich gewisse Vorteile (Gleitkomma-Numbercruncher).
Naaaaa? Wie ist demnach das Einstampfen des Workstationbereiches zu werten?

Zu den Servern hat intel_hasser schon was geschrieben, bei den Workstations verhält es sich ähnlich. Relevant ist erstmal der Einsatzzweck, woraus sich dann die Anforderungen ableiten. Eine Grafikworkstation braucht sicherlich nicht die letzte HighEnd-CPU, weil diese eh nur auf die GraKa warten würde. Es gibt sicherlich Bereiche, wo eine hohe CPU-Leistung gebraucht wird, nur dürfte das nicht gerade die Regel sein.
Deine Abgrenzung Workstation <-> Desktop war vor ein paar Jahren richtig, mittlerweile ist die CPU-Leistung kein Kriterium mehr von Workstations. Jeder Desktop dürfte mittlerweile schneller sein, als z.B. eine Tezro (SGI). Die Grenze zwischen den beiden Bereichen ist immer mehr zusammen geschmolzen, als die Desktops immer leistungsfähiger wurden, und zu Allzweckrechnern mutierten. Deswegen haben es die etablierten Anbieter auch so schwer, und sind gezwungen, sich irgendwelche Nischen zu suchen. Die eigentlichen Workstations werden mehr und mehr durch Desktop-PCs ersetzt, welche wesentlich billiger sind, und am Ende nahezu die gleiche, oder gar mehr Leistung bieten. Was heute an Workstations noch interessant ist, ist der große Adressraum bzw. Speicherausbau. Dies ist in einigen Bereichen eine zwingende Voraussetzung (Visualisierung, grafische Datenverarbeitung, z.T. Softwareentwicklung...), welche jetzt aber auch durch normale Desktop-PCs gegeben ist.

[Treverer]

Original geschrieben von PuckPoltergeist
Zu den Servern hat intel_hasser schon was geschrieben, bei den Workstations verhält es sich ähnlich. Relevant ist erstmal der Einsatzzweck, woraus sich dann die Anforderungen ableiten. Eine Grafikworkstation braucht sicherlich nicht die letzte HighEnd-CPU, weil diese eh nur auf die GraKa warten würde. Es gibt sicherlich Bereiche, wo eine hohe CPU-Leistung gebraucht wird, nur dürfte das nicht gerade die Regel sein.
Deine Abgrenzung Workstation <-> Desktop war vor ein paar Jahren richtig, mittlerweile ist die CPU-Leistung kein Kriterium mehr von Workstations. Jeder Desktop dürfte mittlerweile schneller sein, als z.B. eine Tezro (SGI). Die Grenze zwischen den beiden Bereichen ist immer mehr zusammen geschmolzen, als die Desktops immer leistungsfähiger wurden, und zu Allzweckrechnern mutierten. Deswegen haben es die etablierten Anbieter auch so schwer, und sind gezwungen, sich irgendwelche Nischen zu suchen. Die eigentlichen Workstations werden mehr und mehr durch Desktop-PCs ersetzt, welche wesentlich billiger sind, und am Ende nahezu die gleiche, oder gar mehr Leistung bieten. Was heute an Workstations noch interessant ist, ist der große Adressraum bzw. Speicherausbau. Dies ist in einigen Bereichen eine zwingende Voraussetzung (Visualisierung, grafische Datenverarbeitung, z.T. Softwareentwicklung...), welche jetzt aber auch durch normale Desktop-PCs gegeben ist.

na sie mal an, genau deswegen spreche ich doch davon, daß die grenzen zwischen den märkten immer mehr, seit jahren!, verschwimmen. und durch amd64 wird dies nochmals erheblich verstärkt. du bringst ja gerade auch das deutlichste beispiel, nämlich den speicherausbau. ah, jetzt wird mir auch erneut klarer, warum du die 64bit debatte so heftig führtest: DAS verwischt, zu deinem mißfallen möglicherweise?, ja die marktgrenzen noch mehr, die andere liga, die dicken schiffe werden zum mainstream... klar, daß du dann sagst, der itanium gehöre nicht in workstation geschweige denn in desktop - und ebenso gehören amds 64bitter nicht da rein. der erste witz: genau dieser weg, den du nicht richtig findest, rettete amd und macht intel jetzt so probleme. gut, daß sie nicht auf dich gehört haben... ;)

und der zweite witz: obwohl die marktsegmente immer mehr ineinander übergehen, wird der itanium aus dem workstation markt heraus genommen. warum? weil er wirklich nicht dahin paßt, denn zu fett (das die), zu teuer, zu heiß. und das alles ohne gegenwert. auf deutsch: er ist nicht konkurrenzfähig auf dem markt. was beweist mehr, daß intels strategie mit dem itanium gescheitert ist?

[PuckPoltergeist]

Original geschrieben von Treverer
na sie mal an, genau deswegen spreche ich doch davon, daß die grenzen zwischen den märkten immer mehr, seit jahren!, verschwimmen. und durch amd64 wird dies nochmals erheblich verstärkt. du bringst ja gerade auch das deutlichste beispiel, nämlich den speicherausbau. ah, jetzt wird mir auch erneut klarer, warum du die 64bit debatte so heftig führtest: DAS verwischt, zu deinem mißfallen möglicherweise?, ja die marktgrenzen noch mehr, die andere liga, die dicken schiffe werden zum mainstream...

Wieso sollte mir daran etwas mißfallen? Die 64bit Debatte war deswegen, weil (mal wieder) jemand geschrieben hatte, daß der K8 durch die 64bit schneller wird. Ich habe da nur klar gestellt, daß nicht die 64bit für den Geschwindigkeitsgewinn verantwortlich sind, sondern die anderen Designaspekte, insbesondere die zusätzlichen Register. Des weiteren habe ich noch angeführt, daß durch einen Umstieg auf 64bit (architekturunabhängig) allgemein keine Geschwindigkeitsvorteile entstehen, von ganz wenigen Ausnahmen mal abgesehen, und daß eher Geschwindigkeitseinbußen zu erwarten sind.
Darauf hin war ich dann plötzlich Intel-Fanatiker, ia32-Verfechter und dergleichen mehr.

Die dicken Schiffe werden nie Mainstream sein, weil dafür der Absatz gar nicht groß genug ist, die Rechner dadurch viel zu teuer sind


klar, daß du dann sagst, der itanium gehöre nicht in workstation geschweige denn in desktop

Ich sage, auf dem Desktop sind 64bit absolut unnötig. Mir dreht sich ehrlich gesagt der Magen um, bei dem Gedanken an Spiele oder gar Textverarbeitungen, die mehr als 2GB Speicher benötigen.
Daß der Itanium meiner Meinung nach nicht in Workstations gehört, liegt ganz einfach an seinem Design. Das Ding ist dort genauso Overkill (meistens zumindest), wie ein Power5. Im Unterschied zum Itanium gibt es beim Power5 mit dem G5 aber eine CPU, die weitaus besser auf dieses Einsatzgebiet zugeschnitten ist.


- und ebenso gehören amds 64bitter nicht da rein.

Das ist deine Aussage, nicht meine.


der erste witz: genau dieser weg, den du nicht richtig findest, rettete amd und macht intel jetzt so probleme. gut, daß sie nicht auf dich gehört haben... ;)

Wo habe ich geschrieben, daß ich das nicht richtig finde?


und der zweite witz: obwohl die marktsegmente immer mehr ineinander übergehen, wird der itanium aus dem workstation markt heraus genommen. warum? weil er wirklich nicht dahin paßt, denn zu fett (das die), zu teuer, zu heiß. und das alles ohne gegenwert. auf deutsch: er ist nicht konkurrenzfähig auf dem markt. was beweist mehr, daß intels strategie mit dem itanium gescheitert ist?

Das bestreite ich auch gar nicht. Die Märkte verändern sich zwar, aber wachsen deshalb trotzdem nicht alle zusammen. Der Itanium ist eine Server-CPU, und der Server-Markt (eigentlich HPC-Segment, um genau zu sein) hat mit dem Desktop so gut wie gar nichts zu tun. Deshalb schrieb ich auch, daß es eine Schnapsidee war, dieses Teil im Desktop-Bereich zu positionieren.

[Bokill]

!= meint "ist nicht"

Der G5 ist nicht der Power5.

Fetter Neuer Artikel über PowerPC 970 ... (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=97056)

P3D Glossar Prozessoren. AküFi. Marketingnebelkerzen (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=149023)

Abartiger Power5 ; Monsterwuchs (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=124250)

Kleine Architektur-Artikelübersicht
Gigantischer Artikel. Detailed Architecture of AMD's 64 bit Core (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=120117)

[PuckPoltergeist]

echt? ist nicht wahr?

Ganz so blond bin ich nun auch nicht, auch wenn du gerne so tust. Der G5, oder besser PPC, stammt vom Power-Prozessor ab, und hat auch sehr viel mit ihm gemein. Anders als der Power-Prozessor ist der PPC jedoch nicht für den Servermarkt, sondern mehr für den Desktop-/Workstationmarkt ausgelegt, und wurde dementsprechend angepaßt.


Im Unterschied zum Itanium gibt es beim Power5 mit dem G5 aber eine CPU, die weitaus besser auf dieses Einsatzgebiet zugeschnitten ist.


Paßt also sehr gut.

Deine Beschreibung vom Power4 ist übrigens falsch/mißverständlich. Der Power4 entstammt nicht der RS-Linie, selbige wurde für den Power3 entworfen. Die RS6000 war eine Server-Architektur, der Power-Prozessor ist nur eine CPU, wobei der Power4 nie in einer RS6000 eingesetzt wurde, AFAIR.
PPC ist außerdem eine Gemeinschaftsentwicklung von IBM/Motorola/Apple.

[Bokill]

Die Power-Familie wurde von einem Konsortium aus der Taufe gehoben. IBM und Motorola sind die Hauptkräfte dahinter.

Der MAC hat Computerbezeíchnungen die mit G3, G4, G5 usw. bezeichnet werden. Diese Bezeichnungen sind nicht deckungsgleich mit der Bezeichnung Power3, Power4, Power5 usw.

Derzeit setzt der MAC für die G5 Plattform den PowerPC970 ein. Nicht den Power3, nicht den Power4, nicht den Power4+, nicht den Power5.

Dass die Familien Ähnlichkeiten haben, hat keiner bestritten. Falsch ist es dennoch zu sagen, dass der Power5 identisch ist mit dem G5.

[PuckPoltergeist]

Original geschrieben von Bokill
Falsch ist es dennoch zu sagen, dass der Power5 identisch ist mit dem G5.

Hab ich ja auch nicht. Ich habe gesagt, daß die G5-CPU das Desktop-Äquivalent zum Power5 ist, und daß sie aus diesem hervorgegangen ist.

PS: Wobei letzteres allerdings auch falsch ist, die G5-CPU ist vom Power4 abgeleitet.

[Treverer]

was so ein bischen tuning doch bringt...die neuesten spec-werte des opteron@2,4ghz
sind von august und september 2004.

wenn da steht bei den int-werten, sie hätten den intel c++ 8.0 verwendet, dann heißt das doch wohl noch nicht amd64 code, oder? beim den fp-werten dagegen scheint es mir so, als wäre es schon in amd64-code, oder? (suse-linux & PathScale EKO Compiler Suite, Release 1.3)

int:
http://www.aceshardware.com/SPECmine/index.jsp?b=1&s=0&v=1&if=0&ncf=1&nct=4&cpcf=1&cpct=2&mf=250&mt=3600&o=0&o=1&start=20

fp:
http://www.aceshardware.com/SPECmine/index.jsp?b=3&s=0&v=1&if=0&ncf=1&nct=4&cpcf=1&cpct=2&mf=250&mt=3600&o=0&o=1&start=20



wie dem auch sei, die werte bei fp sind auf jedenfall nochmals 10% höher. gut für den opteron - schlecht für den itanium. vielleicht wird er ja als dual-core den power5 schlagen - nur: dies wird der opteron wohl auch schaffen. oder sieht jemand einen grund, warum der opteron schlechter skalieren wird als der itanium? ich sehe nur den l3-cache als grund, aber da hat amd ja gegenmaßnahmen: memory controller und htr. die luft jedenfalls für den itaniums ist wirklich dünn geworden...

[rkinet]

POWER5 ... 64KB(I) + 32KB(D) L1, 1.875MB on-die L2, 72MB external L3

man stelle sich jetzt einen Opteron vor, der noch 72 MB zusätlichen L3 huckepack hat ...


Auch im Vergleich zum Itanium2 sind technischer Aufwand und praktisches Ergebnis beeindruckend.
Erinnert an den Herbie = Renn VW-Käfer, der eine eigentlich technisch viel besser ausgestattete Konkurrenz in Schach hält.

[mtb][sledgehammer]

Ich hab erst vor ein Tagen die SPEC Datenbank besucht. Komisch dass mir noch nicht aufgefallen war, dass der Opteron dermaßen aufgeholt hat. Ich meine gerde im fp Bench hing er doch deutlich dem Itanium hinterher, aber jetzt ist das ja nur noch ein Frage von wenigen MHz :]
Bin auch der Meinung, dass int mit 32 Bit compiliert wurde und fp mit 64 Bit (auch aufgrund des OS). Mal sehen welche Veränderungen der Intel Compiler noch bringt.

[Treverer]

@sledgehammer

- worauf ich mich wirklich freue, ist ein vergleich eines vierfach-systems gegen ein 2-fach-system mit dual-core. ich erwarte einen leichten vorteil für die dual-core lösung...bei gleichem takt natürlich. und hier ist auch der interessante punkt, daß amd ja anscheinend bei den dual-cores den takt reduziert, was zur folge hat, daß ein dual-board eben leistungsmäßig doch nicht an ein quad-board heran kommt, sondern sich dazwischen einordnet. ist auch ´ne form, die leistungspalette zu vergrößern ;D

- wenn man sich werte anschaut, dann fällt doch sehr auf, daß die peek und base werte beim itanium kaum verschieden sind, während dies beim opteron ganz anders aussieht. dies zeigt einmal mehr, daß der itanium vom compiler gut vorbereiteten code benötigt - und auch bekommt. zusätzliche tuning maßnahmen (wie bei den peak werten erlaubt) bringen da nicht viel. kann man jetzt drüber streiten, ob man es so sieht, daß es nichts bringt oder eben nicht nötig ist. für x86-code jedenfalls bringt es etwas und ist auch nötig - bei int und fp-werten. ich denke amd64-code wird die unterschiede zwischen base und peek bei den int werten stark nivillieren, wobei ich davon ausgehe, daß ein compiler kein extra flag benötigt, um dann 64er code zu generieren, sondern es standard mäßig macht

d.h. aber auch, im x86-compiler ist noch viel leistungspotential - wie man sieht genug, um aus einem aktuellen x86-opteron einen gleichwertigen prozessor zum aktuellen epic-itanium zu machen. braucht man mehr, um zu sehen, daß die epic-strategie ebenso gescheitert ist wie die risc-strategie: nämlich indem sie beide vom bestehenden system aufgesogen wurden. so etwas nennt man halt evolution...

[derDUKE]

Ich weiß nicht, ob der Link hier schon mal gepostet wurde. Lese gerade einen sehr interessanten Artikel aus dem Januar 2004 von Chris Rijk auf Aceshardware.com :
how to kill x86
http://www.aceshardware.com/read.jsp?id=60000308

Interessant ist:
...With just current sales, the Itanium is far from being self-financing as costs are probably several times higher than revenue, and sales are dominated HPC sales - and just one OEM, HP. It seems like server unit sales for 2003 will be about 15,000, 95% or so sold by HP, making about 0.3% of the overall server market...

Was nun nach dem "Ausstieg" von HP passiert, kann sich jeder selber denken. :-X

[i_hasser]

Hab den Artikel mal nur bis zu 2. Seite gelesen, weil mir das sonst zulange dauert.

Der Autor macht den selben Fehler wie Intel.


Erstmal ist ja davon die Rede, i64 mit dem P55C und dem P6 einzuführen. Da kommen schonmal die ersten großen Probleme auf.

1. Zu dieser Zeit hat sich das CPU Desing in der Grundidee völlig von dem heutigen unterschieden. Es hieß damals nicht massiv parallel zu arbeiten, das steckte mit der Dual-Pipeline vom P55C noch in den Kinderschuhen. Genauso beim P6, der ersten CPU die überhaupt CISC zu RISC übersetzt hat.

2. Das Transistorbudget war zu der Zeit ziemlich eng geschnürt. Es ist die Rede davon, dass man i64 rudimentär in den P55C und den P6 implementiert.

Der P55C basiert auf einer Dual-CISC Pipeline. Der hätte mit i64 nix, aber auch garnix gemeinsam - da hätte ein kompletter 2. Kern auf die CPU gemusst! Praktisch wäre das ein unlößbares Problem gewesen.

Beim P6 sieht es nicht viel anders aus, der hat im Vergleich zum P55C schon einen riesigen Kern (5.1 Millionen Transistoren vs. 3.2 Millionen Transistoren).

Da hätte man nicht mal eben nebenbei noch einen kompletten i64 Befehlssatz reinfrickeln können. Der PPro hatte den L2 Cache schon extern, und das nicht ohne Grund.

Als Folge daraus hätte man i64 um konkurrenzfähig (sprich wenigstens ähnlich schnell wie IA32) zu bleiben an die Situation anpassen müssen. Sprich einen sehr einfachen Befehlssatz, der wenig Transistoren frisst.

3. Dann hätte der Autor gerne so zur P4 Zeit eine i64 CPU geschaffen, die nicht mehr hauptsächlich auf IA32 sondern eben auf i64 ausgelegt ist.

Dementsprechend hätte Intel schon bei Einführung von i64 vorhersehen müssen, wie sich das CPU Desing entwickelt, damit die CPU das dann auch nativ ausführen kann (dank der üblichen x86 -> RISC Übersetzung ist ja bei x86 unten drunter so ziemlich jede Architektur möglich).


Also die Überlegung haut vorne und hinten nicht hin, einerseits hätte es die Chipproduktion viel teurer gemacht, es hätte ewig gedauert, die x86 Leistung wäre eingebrochen (weil beim P55/P6 viele Transistoren für i64 draufgehen) und zu guter letzt wäre die i64 Leistung miserabel gewesen (wenn man es mal 'so nebenbei' reingefrickelt hätte).

Hätte Intel das so gemacht wären sie vermutlich eingegangen, weil AMD dann die schnellsten CPUs gehabt hätte (langfristig).
AMD hätte MMX, 3DNow usw. in den x86 Befehlssatz gebaut (was bei Intel ja in i64 aufgegangen wäre -> lahm, weil der i64 Kern nur schwachbrüstig gewesen wäre) und alle Leute hätten es auch so benutzt... irgendwann hätte Intel wohl nachziehen müssen.


Ich frag mich aber auch warum sich denn immer alle Leute über IA32 aufregen. Wenn ich mir so einen Itanium angucke sehe ich 500 Millionen Transistoren.
200 Millionen davon in Form von 2 Opterons bringen mehr Leistung bei geringerem Stromverbrauch. Imho ist das armseelig für IA64, einen völlig neuen Befehlssatz der zu nichts kompatibel sein muss.
Ähnlich sieht es bei den PowerPCs aus, da werden haufenweise Transistoren in riesige L3 Caches verballert aber wirklich Leistung bringen die auch nicht... so schlimm wie beim Itanicum ist es aber nicht, der PowerPC kommt in Form des PPCs auch mit kleineren Caches auf gute Leistung - aber nicht so gut wie x86.

Fazit: x86 CPUs bringen trotz ihres extrem einfachen Desings hervorragende Leistungswerte, jeder Transistor rechnet mehr FLOPS als auf irgend einem anderen Desing.

Und da soll x86 bitteschön schlecht sein?!? Ich hör wohl nicht recht... die 'großen' CPU Schmieden anderer, 'viel besserer' ISAs sollten endlich mal was konkurrenzfähiges bringen! Ohne Millionen von Transistoren sinnlos sterben zu lassen!

[derDUKE]

Original geschrieben von i_hasser
Hab den Artikel mal nur bis zu 2. Seite gelesen, weil mir das sonst zulange dauert.

...

Ich frag mich aber auch warum sich denn immer alle Leute über IA32 aufregen...

Dann solltest Du vielleicht doch zuende lesen.;)

Nicht der Autor regt sich über IA32 auf, sondern er versucht lediglich die Beweggründe (Motivation von Intel) hinter dem Itanium zu beleuchten. Wenn mich meine Englischkenntnisse nicht völlig im Stich lassen, habe ich es zumindest so verstanden.

Mal ganz allgemein gesagt geht es auch gar nicht um PRO oder Contra x86 sondern eher grundsätzlich darum, wie man ein bestehendes Design (in welche Richtung auch immer) behutsam weiterentwickelt.

Du führst hier technische Gründe auf, die gegen den 4-Stufen-Plan des Autors sprechen. Die mögen auch sicher stimmen. Das ändert aber IMHO nichts daran, dass dies grundsätzlich der Weg wäre. Der K8 beweist ja gerade dies, da er sich so gesehen auf Stufe 1 befindet. Es ist sehr gut beschrieben, wie man sowas weiterentwickeln kann.;)

[PuckPoltergeist]

Original geschrieben von derDUKE
Was nun nach dem "Ausstieg" von HP passiert, kann sich jeder selber denken. :-X

Welcher Ausstieg? HP hat lediglich die Workstations mit Itanium abgekündigt, welche den gerinsten Anteil der verkauften CPUs ausmachen, und eh noch bis 2007 (oder wars gar 2008?) verkauft werden. Die Entscheidung HPs tut den Itaniumverkäufen nicht wirklich weh.

[derDUKE]

Original geschrieben von PuckPoltergeist
Welcher Ausstieg? HP hat lediglich die Workstations mit Itanium abgekündigt, welche den gerinsten Anteil der verkauften CPUs ausmachen, und eh noch bis 2007 (oder wars gar 2008?) verkauft werden. Die Entscheidung HPs tut den Itaniumverkäufen nicht wirklich weh.

Dann habe ich das wohl falsch in Erinnerung.
Ändert aber grundsätzlich nichts an der bescheidenen Situation für den Itanium.

[i_hasser]

Ja, aber wenn ich schon sowas lese wie 'how to kill x86' wird mir schlecht.

x86 ist nicht schlecht sondern gut, und es gibt keinen Grund x86 zu killen. AMD64 ist praktisch nur ein aufgebohrtes x86, und so wie es momentan abläuft ist es eigentlich perfekt - 2 völlig unterschiedliche Architekturen führen AMD64 aus (Netwurst und QuantiSpeed).

Der 4punkte-Plan des Autors wäre möglich gewesen, aber nur wenn i64 weitestgehend IA32 entspricht. Dann ist das alles aber garnix besonderes, weil AMD es eben genauso gemacht hat - also praktisch nur eine Zusammenfassung.

In der Zeit des P55/P6 wäre es aber trotzdem sehr schwer umsetzbar gewesen, auch wenn i64 weitestgehend IA32 entspricht. Vor allem hätte i64 auch in dem Fall deutlich mehr DIE-Fläche gefressen als der IA32 Kern - der P55 hat zum Bleistift weder eine Sprungvorhersage, noch Rename Register oder eine Out of Order Execution. Trotzdem hat der Kern 3.2 Millionen Transistoren (ohne Cache) - ok, das liegt irgendwo auch an CISC, aber nicht nur.


Der Autor hat nur einen anderen Entwicklungsweg gezeigt, dummerweise aber einen nahezu unmöglichen. Die 'how to kill x86'-Sache bezieht sich darauf, wie man einen Wechsel auf eine (uU) völlig andere ISA hätte vollziehen können - und so wie beschrieben geht es nur einfach nicht.

An anderen Stellen geht der Autor auch auf die Beweggründe hinter IA64 ein, darauf hab ich mich aber auch nicht bezogen. Der 'how to kill x86'-Teil macht aber immerhin ca. 1/3 des Artikels aus - und dieses Drittel krittisiere ich ;).

[Bokill]

@derDUKE

Wenn du schon so nachfragst ... 8) ;)
http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1412578#post1412578

@i_hasser
Du butterst wohl immer gerne den L2-Cache hinzu gelle?

An sich ist das Design vom Itanium zwar fett, aber mit dem L2-Cache und dem L3 machst du ihn wirklich sehr fett. Aber ich gebe zu, dass ist etwas unfair ;). Der Itanium hat eine etwas andere geartete (http://www.realworldtech.com/page.cfm?ArticleID=RWT021802145442&p=6) Cache-Strategie. Cache ist nun mal nicht Cache. Allerdings ist der L3-Cache bei der Power5/4+/4 Familie weniger Architektur, sondern eher anwender-/einsatzbedingt.

Das Grunddesign war mit 22 Mio (glaube ich) nicht wesentlich fetter, wie die anderen Designs. Auch die PowerFamilie mit PPC und Power, haben im Grundkern ähnlichen Transistorbedarf. Es ist schon irgendwie witzig, dass sich die Designs vom Grundkern her in der Transistoranzahl annähern.

Gäbe es heute einen modernen Alpha EV-8 (http://www.realworldtech.com/page.cfm?ArticleID=RWT021802145442&p=6) (EV-8 (http://www.heise.de/ct/01/14/024/default.shtml) Buy, Buy Miss American Pie ) , dann hätte der irgendwo zwischem dem P4 und dem Opteron Transistor-stückzahlmässig gestanden. Nachtrag: Nun ja ... der Alpha 21464 EV-8 wäre schon ein Monster (http://www.realworldtech.com/page.cfm?ArticleID=RWT121300000000&p=1) wie der Itanium geworden. 250 Mio Transistoren, "bescheidene" 350 mm² Die-Fläche, und ´"sparsame" 250 W Strombedarf bei geplanten SOI mit 0,125µm Fertigungstechnik.

Und einen Vorteil gibt x86 langsam auch auf, die Codedichte. Denn die Kompiler blähen den an sich recht kompakten x86 Code auf. Und das wird nicht weniger werden, da die Stackbasierte Gleitkommaeinheit bei 64 Bit stillschweigend von AMD ( es blieb bei 8 Registern ) und MS ( nö, bei 64 Bit nehmen wir nur die SSE-Einheit ) beerdigt wird.

Was die Hardware treibt; und auch blockieren kann, ist die Software. IBM hält seinen Raubtierkäfig der PPC-Familie am leben, da ist aber auch schon ein gepflegter Zoo an Software. AIX und Apple machen`s möglich. SUN macht`s ähnlich, wobei sie die Hardware fertigen lassen.

Es sieht so aus, dass nun die Fertigungstechnik die Grenzen, neben der Software, setzt. Ambitionierte Pläne machen dann sehr schnell bauchklatsch, wenn die Fertigungstechnik nicht hinterher kommt. Man möge sich mal ein schlankes sparsames Design von Intel vorstellen ...

... zwar wären so Leckströme wohl immer noch ein Problem, aber dieses Transistoren wären dann immer noch die sparsamsten am Markt.

Nur Intel ist nicht Acorn -> ARM-Familie mit dem Motto "keep it stupid, simple, cheap" ... eher das Gegenteil ist der Fall. Beste Bedingungen dann, auch hin und wieder, grandios Milliarden zu versenken.

MFG Bokill

[derDUKE]

@Bokill:
Nächstes Mal werde ich Dich vorher per PM fragen. :] ;)

[i_hasser]

Original geschrieben von Bokill
@derDUKE

Wenn du schon so nachfragst ... 8) ;)
http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1412578#post1412578

@i_hasser
Du butterst wohl immer gerne den L2-Cache hinzu gelle?

An sich ist das Design vom Itanium zwar fett, aber mit dem L2-Cache und dem L3 machst du ihn wirklich sehr fett.

Das Grunddesign war mit 22 Mio (glaube ich) nicht wesentlich fetter, wie die anderen Designs. Auch die PowerFamilie mit PPC und Power, haben im Grundkern ähnlichen Transistorbedarf. Es ist schon irgendwie witzig, dass sich die Designs vom Grundkern her in der Transistoranzahl annähern.

Gäbe es heute einen modernen Alpha, dann hätte der irgendwo wischem dem P4 und dem Opteron Transistor-stückzahlmässig gestanden.

Und einen Vorteil gibt x86 langsam auch auf, die Codedichte. Denn die Kompiler blähen den an sich recht kompakten x86 Code auf. Und das wird nicht weniger werden, da die Stackbasierte Gleitkommaeinheit bei 64 Bit stillschweigend von AMD (es blieb bei 8 Registern) und MS (nö bei 64 Bit nehmen wir nur die SSE-Einheit) beerdigt wird.

Was die Hardware treibt und auch blockieren kann ist die Software. IBM hält seinen Raubtierkäfig der PPC-Familie am leben, da ist aber auch schon ein gepflegter Zoo an Software. AIX und Apple machen`s möglich. SUN macht`s ähnlich, wobei sie die Hardware fertigen lassen.

Es sieht so aus, dass nun die Fertigungstechnik die Grenzen, neben der Software, setzt. Ambitionierte Pläne machen dann sehr schnell Bauchklatsch, wenn die Fertigungstechnik nicht hinterher kommt. Man möge sich mal ein schlankes sparsames Design von Intel vorstellen ... zwar wären so Leckströme wohl immer noch ein Problem, aber dieses Transistoren wären dann immer noch die sparsamsten am Markt.

Nur Intel ist nicht Acorn -> ARM-Familie mit dem Motto "keep it stupid, simple, cheep" ... eher das Gegenteil ist der Fall. Beste Bedingungen dann auch hin und wieder grandios Milliarden zu versenken.

MFG Bokill

Ich nehm den Cache dazu, weil ein Itanium mit einem 'normalgroßen' (= bei x86 üblichen) Cache ziemlich alt aussehen würde ;).

Beim Opteron hab ich den Cache auch mitgezählt.


SSE2 lößt die Stacked FPU (= schmerzhafte FPU) ab - das ist auch gut so. Der Code wird sich imho dadurch aber nicht aufblähen, eher im Gegenteil - das macht die Sache etwas schlanker.

Ich kann ja mal testen...

... so. Hab AMBiX D 1mal mit '-march=athlon-xp -msse -msse2 -mfpmath=sse' und 1mal mit '-march=athlon-xp -mfpmath=387' compiliert (die 1. Version ist natürlich trotz -march=athlon-xp nicht auf einem XP lauffähig, entsprechend hat sich AMBiX auch gleich mit 'Illegal Instruction' verabschiedet).

96346 vs. 94834 Bytes für die 387 FPU. Also den Unterschied kann man guten Gewissens vergessen, das sind nur 1.6% Zuwachs.
Unter AMD64 wird das relativ gesehen nochmal etwas weniger werden, weil die SSE/2 Opcodes glaub ich kürzer sind (da durch die fehlenden 387 Opcodes viele neue Opcodes freigeworden sind).

Schlimmer wird es aber sicher nicht.

[PuckPoltergeist]

Original geschrieben von i_hasser
Ich nehm den Cache dazu, weil ein Itanium mit einem 'normalgroßen' (= bei x86 üblichen) Cache ziemlich alt aussehen würde ;).

Beim Opteron hab ich den Cache auch mitgezählt.

Naja, was ist schon normal. Bei den fetten RISC-Designs ist der Cache vom Itanium noch geradezu mickrig.


SSE2 lößt die Stacked FPU (= schmerzhafte FPU) ab - das ist auch gut so. Der Code wird sich imho dadurch aber nicht aufblähen, eher im Gegenteil - das macht die Sache etwas schlanker.

Wobei ich mich frage, wie MS das durchsetzen will. Schalten sie die Registersicherung für den 387 ab, funktionieren keine alten x86-Programme mehr.


... so. Hab AMBiX D 1mal mit '-march=athlon-xp -msse -msse2 -mfpmath=sse' und 1mal mit '-march=athlon-xp -mfpmath=387' compiliert (die 1. Version ist natürlich trotz -march=athlon-xp nicht auf einem XP lauffähig, entsprechend hat sich AMBiX auch gleich mit 'Illegal Instruction' verabschiedet).

Was wohl daran liegt, daß der XP kein SSE2 spricht, du es aber explizit angeschalten hast. -march=athlon-xp verbietet das ja nicht, sondern aktiviert nur XP-spezifische Optimierungen. Alles was du darüber hinaus noch aktivierst, wird von dem Schalter nicht beeinflußt. Nimm das -msse2 raus, dann funktioniert das bedingt (fehlende doppelte Genauigkeit).


96346 vs. 94834 Bytes für die 387 FPU. Also den Unterschied kann man guten Gewissens vergessen, das sind nur 1.6% Zuwachs.
Unter AMD64 wird das relativ gesehen nochmal etwas weniger werden, weil die SSE/2 Opcodes glaub ich kürzer sind (da durch die fehlenden 387 Opcodes viele neue Opcodes freigeworden sind).

Schlimmer wird es aber sicher nicht.

Ähm halt, Fehlschlag...
Bei x86-64 sind die 387-Opcodes auch noch vorhanden. AMD empfiehlt nur, diese nicht mehr zu nutzen. Deswegen sind die aber immer noch da.

[i_hasser]

Original geschrieben von PuckPoltergeist
Naja, was ist schon normal. Bei den fetten RISC-Designs ist der Cache vom Itanium noch geradezu mickrig.



Wobei ich mich frage, wie MS das durchsetzen will. Schalten sie die Registersicherung für den 387 ab, funktionieren keine alten x86-Programme mehr.



Was wohl daran liegt, daß der XP kein SSE2 spricht, du es aber explizit angeschalten hast. -march=athlon-xp verbietet das ja nicht, sondern aktiviert nur XP-spezifische Optimierungen. Alles was du darüber hinaus noch aktivierst, wird von dem Schalter nicht beeinflußt. Nimm das -msse2 raus, dann funktioniert das bedingt (fehlende doppelte Genauigkeit).

Genau so war das ja auch gedacht gewesen, ich wollte damit nur eventuellen Vermutungen vorbeugen, dass der GCC wegen dem -march=athlon-xp kein SSE2 benutzt ;). Wer die GCC Flags net kennt sieht nur das athlon-xp, der ja kein SSE2 kann.

Das Illegal Instruction war nur nochmal die Bestätigung, dass der Code auch tatsächlich SSE2 benutzt und damit die 387 FPU garnix mehr zu tun bekommt bzw. keine 387 Befehle mehr verwendet werden.


Ähm halt, Fehlschlag...
Bei x86-64 sind die 387-Opcodes auch noch vorhanden. AMD empfiehlt nur, diese nicht mehr zu nutzen. Deswegen sind die aber immer noch da.

Dann sind sie aber sicher länger geworden und die SSE OPCodes im Gegenzug womöglich kürzer. Was man nicht oft braucht bekommt immer einen längeren OpCode.

[PuckPoltergeist]

Original geschrieben von i_hasser
Dann sind sie aber sicher länger geworden und die SSE OPCodes im Gegenzug womöglich kürzer. Was man nicht oft braucht bekommt immer einen längeren OpCode.

Glaub ich nicht. Wir können ja nochmal bei sandpile.org nachsehen, aber die SSE-Opcodes haben sich nicht geändert, AFAIR.

edit: "note: The ESC (FP) opcodes remain unchanged from IA-32."

Da hat sich also nix geändert.

[i_hasser]

Naja, dann eben nicht... hätte ich an AMDs Stelle aber gemacht, wenn die 387 FPU längerfristig rausfliegen soll (ich seh es schon kommen - nach Jahren bringen die DOS Diagnosetools erstmals wieder eine Meldung der Art 'Numerical Processor: Absent' *buck*) hätte ich die OpCodes ein gutes Stück länger gemacht, um das einerseits unattraktiv zu gestallten und andererseits Platz für wichtigere Befehle zu schaffen.

Auf IA32 usw. könnte man die x86 FPU per Exception emulieren. Das wäre zwar langsamer, aber immernoch ein gutes Stück schneller als eine Soft-FPU, weil die Sache ja nur nach SSE gewandelt werden muss.

[PuckPoltergeist]

Ähm, sind die x87-opcodes nicht eh 2Byte groß?

[i_hasser]

Ich glaube, aber es gibt noch längere.

[Seemann]

Hmm, interessante Diskussion. Wenn sich AMD von der Stacked FPU verabschiedet (was ja grundsätzlich so schlecht nicht ist - ist doch das Umladen auf die oberste Stack-Position eigentlich ziemlich umständlich) fällt ja auch gleichzeitig die 80-Bit erweiterte Genauighkeit weg, oder? Gibt es dafür Ersatz?

[PuckPoltergeist]

Original geschrieben von i_hasser
Ich glaube, aber es gibt noch längere.

Hab gerade nochmal nachgesehen, bis zu 6Byte, bei Speicherzugriff. Damit wäre dann aber nix gewonnen, die SSE-Befehle auf die 387-Opcode-Positionen zu verschieben, da die SSE-Opcodes auch nur 2Byte lang sind. Wo wäre dann also der Nutzen?

Original geschrieben von Seemann
Hmm, interessante Diskussion. Wenn sich AMD von der Stacked FPU verabschiedet (was ja grundsätzlich so schlecht nicht ist - ist doch das Umladen auf die oberste Stack-Position eigentlich ziemlich umständlich) fällt ja auch gleichzeitig die 80-Bit erweiterte Genauighkeit weg, oder? Gibt es dafür Ersatz?

Nein, die 80bittige Genauigkeit wird ersatzlos gestrichen.

[mtb][sledgehammer]

Habe den oben erwähnten Artikel zwar nicht gelesen, aber ich muss i_hassr zustimmen. Im Pentium 1 hätte jede 64 Bit Erweiterung enormen Transistorbedarf verschlungen. Beim PPro war es doch AFAIK so, dass er schon zu stark auf 32 Bit gesetzt hatte, und das blöde Win95 noch große Teile in 16 Bit (ebenso wie die Anwendungen) hatte, sodass er mit seiner 32 Bit Performance schon der Software wit voraus war. Gut auf NT Basis sah es besser aus. Es ist aber eben so, dass der P6 langfistig als Desktop Ersetz gedacht war, da wäre eine adäquate 64 Bit Erweiterung definitiv zu viel Die Space verschlungen.

Was die Diskussion zur ISA angeht, bin ich mittlerweile zu dem Schluss gekommen, dass CISC gerade das heutige größte Problem am effektivsten umschifft: der immer mehr hinterher hinkende Speicher (wenn ich das mal vergleiche, zur PII Zeit gab es noch Verhältnisse zwischen Speichertakt zu Prozessortakt von ca 1:4. Bei einem P4 3 GHZ mit DDR2 3200 ist das Verhältnis 1:30 :o ). Durch die Tatsache dass mit der äußeren CISC ISA eine Art Befehlskompression genutzt wird, spart man zum einen Speicherplatz, zum anderen Speicherbandbreite, eben auf Kosten eines eventuell größeren Dekodieaufwand. Aber was sind ein paar wenige Takte gegen 50-150 Takte beim Zugriff auf den Arbeitsspeicher :] IMO müsste eine wirklich revolutionäre neue ISA CISC sein.

ich bin auch klar der Meinung, dass man bei der Beurteilung der ISA den Aufwand bei Cache, FSB Konzept, Speichercontroller und Mainboardkomplexität (Anzahl der notwendigen Layer) ebenso betrachten muss. Denn hier versucht die ISA (wie man am Vergleich der Cache Größen von Opteron und beispielsweise Power CPUs erkennt) enorme Differenzen im Aufwand/Kosten.

[derDUKE]

Oh Gott - was habe ich angerichtet. :]

Nein, bitte nicht auch noch hier diese ISA-Grundsatzdiskussion. Der kann ein Normalsterblicher ja schon gar nicht mehr folgen. ;D :-/

[i_hasser]

@sledge

Ich würd mich ja sowas von dumm und dämlich feiern wenn sich in 4 Jahren sowas herausstellt wie 'Experiment RISC gescheitert' und alle auf eine CISC ISA mit VLIW und EPIC Ansätzen umsteigen ;D.

Denkbar wäre sowas ja schon bei x86, zB. sowas wie 'VLIW2ADD EAX, EBX, EDX, ECX' was EAX+=EBX und gleichzeitig EDX+=ECX berechnet. Natürlich macht sowas nur mit mehreren Registern Sinn, aber dafür haben wir ja schon AMD64.

Oder sowas wie 'VLIWADDMUL EAX, EBX, ECX, EDX' - das Selbe nochmal, nur mit ECX*=EDX.


Das alles könnte man dann noch (CISC-typisch) einigen Restriktionen unterziehen und so richtig schwere Geschütze draus machen.

'VLIW2ADD2MUL R1, R4, R8, R6' könnte zB. R1+=R2, R4+=R5, R8*=R9 und R6*=R7 berechnen. Das spart Argumente (es wird einfach das darauffolgende Register als Quelle benutzt) und macht auch solche Geschosse handlich.

[Seemann]

@i_hasser:
Ich würde mir die Ideen gleich patentieren lassen...

Mal zurück zur verkrüppelten FPU: Da ja die erweiterte Genauigkeit gestrichen wird (80 Bit lassen sich auch ziemlich beschissen verarbeiten denke ich), gibt es Anästze auf den größeren Schritt, sprich 128-bittige floats zu schaffen? Also quasi "long double" oder "double double"...?

[Bokill]

Bei der Recherche ist mir da eine ungewöhliche Meldung über die Augen geflattert, könnte der Stromspar-Debatte & Design-Debatte eine gewisse Richtung geben. Jedenfalls scheint auch das grundsätzliche Design mit entscheidend sein, wie sparsam/effizient ein Prozessor ausfällt. Jedenfalls könnte dies auch erklären, dass intel um`s Verrrecken nicht den PentiumM mit schnelleren Bus ausstatten will -> Mehr Speicherzugriffe -> Mehr Stromdurst, aber erweiterete Rechenleistung (weniger Leerlauf).

Algorithmenanalyse senkt Stromverbrauch (http://www.eetimes.de/showArticle.jhtml?articleID=19502498)

Die Hersteller machen sicherlich auch solche Analysen, sowohl der Pentium 4, als auch der Athlon64 hantieren ja mit verdoppelten Registersatz. Wobei die verdoppelten Register bei dem Pentium4 SMT dienen, bei AMD hingegen werden die verdoppelten Register bei 64 Bit eingsetzt. Nach meinem Empfinden wird der Datenverkehr bei dem Pentium4 mit dem Speicher verstärkt (da parallel zeitgleich verschiedenen Speicherbereiche angesprochen werden, bei AMD hingegen mit dem K8 wird der Datenverkehr erst mal reduziert, da der verdoppelte Registersatz Cachezugriffe erspart und damit auch Speicherzugriffe.

MFG Bokill

[HenryWince]

@mtb][sledgehammer

> Was die Diskussion zur ISA angeht, bin ich mittlerweile zu dem Schluss gekommen, dass CISC gerade das heutige größte Problem am effektivsten umschifft: der immer mehr hinterher hinkende Speicher

Stimmt, aber die Auswirkung auf die Performance ist wesentlich geringer als vieleicht angenommen. Realistisch betrachtet ist RISC Code etwa 1/3 größer als x86 Code, bei Itanium Code noch etwas mehr, aber dafür ist das Speicherzugriffsmuster auch besser vorhersagbar und Prefetching effektiver implementierbar. Mit steigenden Cache-Größen wird die Code-Size sowieso immer unwichtiger. Der Durchsatz heutiger CPUs wird überwiegend von der Daten-Bandbreite und der Daten-Latenz limitiert, nicht von der für Code aufgewendeten Speicherbandbreite. D.h. wenn man an der Daten-Seite was drehen kann ist der Performance-Gewinn wesentlich größer als wenn man die Instruction-Size verringert.

Überleg einfach mal: Wie viele Code-Byte hat die Inner-Loop eines Programms im Vergleich zu den dort verarbeiteten Daten? Bei einer 1000x1000 Matrixoperation wird das ganz deutlich.

@i_hasser
> Ich würd mich ja sowas von dumm und dämlich feiern wenn sich in 4 Jahren sowas herausstellt wie 'Experiment RISC gescheitert' und alle auf eine CISC ISA mit VLIW und EPIC Ansätzen umsteigen

Träum weiter! x86 hat noch Jahre vor sich, aber nicht wegen der genialen ISA. Letztendlich werden ökonmische Gründe die Ursache für das verschwinden oder entstehen von neuen CPU Technologien sein. VHS hat sich ja auch nicht wegen der besseren Technik durchgesetzt. BTW. mit immer neuen Mikroarchitektur-Inovationen macht es keinen Sinn bei veralteten Klassifikations-Schemen wie es CISC/RISC/VLIW/EPIC/etc stehen zu bleiben.

Wir leben heute der Post-RISC Ära und wie schonmal erwähnt steht heute nicht die ISA sondern die Mikroarchitektur im Vordergrund.

> Denkbar wäre sowas ja schon bei x86, zB. sowas wie 'VLIW2ADD EAX, EBX, EDX, ECX' was EAX+=EBX und gleichzeitig EDX+=ECX berechnet.

Vom Prinzip her nix anderes als SIMD. Das gibts aber auch für RISCs ;-)

@Seemann
> Ich würde mir die Ideen gleich patentieren lassen...

:-) Pass aber auf, die Bezeichnung VDIW (Very Dense Instruction Word) ist schon reserviert...

> Mal zurück zur verkrüppelten FPU: Da ja die erweiterte Genauigkeit gestrichen wird (80 Bit lassen sich auch ziemlich beschissen verarbeiten denke ich), gibt es Anästze auf den größeren Schritt, sprich 128-bittige floats zu schaffen? Also quasi "long double" oder "double double"...?

In Hardware so schnell wohl nicht. Selbst IA-64 macht das alles noch in Software. Bei x86 erwarte deshalb keine 128 Bit FP-Hardware in naher Zukunft. BTW. Treiber für Windows XP 64 Bit Edition dürfen schon jetzt keinen Gebrauch mehr von MMX/FPU Instruktionen machen.

[Seemann]

Original geschrieben von HenryWince
In Hardware so schnell wohl nicht. Selbst IA-64 macht das alles noch in Software. Bei x86 erwarte deshalb keine 128 Bit FP-Hardware in naher Zukunft. BTW. Treiber für Windows XP 64 Bit Edition dürfen schon jetzt keinen Gebrauch mehr von MMX/FPU Instruktionen machen. Hmm, ich finde das nun insofern erstaunlich, als dass erstmalig eine signifikante Feature-Einschränkung mit der Einführung einer neuen CPU stattfindet.

[i_hasser]

@HenryWince

Da haben wir es schon wieder - du stempelst x86 als schlecht ab obwohl die x86 CPUs heute mit geringstem Aufwand die größte Leistung erzielen. Merkst du was?

Früher war das schwierigere Prefetching (... wobei ich das nicht als Problem sehe, Speicherzugriffe sind immer recht gut vorhersagbar) und allgemein der komplexere Decoder usw. mehr ein Problem.

Heute dagegen haben wir Transistoren im Überfluss, und all das ist überhaupt kein Problem mehr. Dafür bringt es Leistung, und solche Nachteile lassen sich andererseits auch wieder umgehen - siehe TraceCache vom P4.

Imho ist CISC auch langfristig RISC überlegen. Warum soll man ein Problem auch in tausende Einzelschritte zerlegen, wenn ein markanter Befehl ausreicht? ;)


Und nochmal zu SIMD: Die Befehle oben sind nicht wirklich SIMD, zB. die Kombination von ADD und MUL nicht. Jede Operation wird nur auf sehr wenige Daten angewandt, was in ziemlichem Wiederstpruch zu SIMD steht ;).

[rkinet]

Original geschrieben von i_hasser
Da haben wir es schon wieder - du stempelst x86 als schlecht ab obwohl die x86 CPUs heute mit geringstem Aufwand die größte Leistung erzielen. Merkst du was?

Früher war das schwierigere Prefetching (... wobei ich das nicht als Problem sehe, Speicherzugriffe sind immer recht gut vorhersagbar) und allgemein der komplexere Decoder usw. mehr ein Problem.

Heute dagegen haben wir Transistoren im Überfluss, und all das ist überhaupt kein Problem mehr.

Imho ist CISC auch langfristig RISC überlegen. Warum soll man ein Problem auch in tausende Einzelschritte zerlegen, wenn ein markanter Befehl ausreicht?


Wenn man liest, wie wenig intelligent heute PC-Software entwickelt wird ( Algorithmenanalyse senkt Stromverbrauch http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1896785#post1896785 )
, aber umgekehrt IA64 und auch PowerPC wahrscheinlich doch mit mehr KnowHow programmiert wird, schrumpft der Nachteil von CISC noch mehr.

Auch ist es erstaunlich, wenn man mal decompilierten IA32 sieht, daß eine CPU überhaupt 'auf Touren' damit kommt. Was bisher an x64 Code zu sehn war, ist Welten besser da eben viele Registerrestriktionen wegfallen bzw. man einfach viele Kompromisse zu den früheren IA32-CPUs nicht mehr mitschleppt.

Daneben wird in absehbarer Zukunft Multi-Core stark an Bedeutung zulegen, was gerade im x64 Desktop (Selbst Intel rechnet mit 40% Dual-Core im Mainstream-Desktop bis Ende 2006) Leistung bis zum abwinken bringen wird.

---

Im Zeitalter von 'GHz' CPUs ist die schnelle Lieferung von Code zum Engpass geworden.
Schaut euch einfach mal einen Celeron an, trotz kompakten CISC noch gut gedrosselt.
Man tausche jetzt in Gedanken einfach dort die IA32-Unit gegen eine HighTech-RISC mit +50% an Codebedarf aus - na, fällt der Groschen ?

Auch sollte guter CPU-Code möglichst viele Entscheidungen ausführen statt dumpfem Abarbeiten von geradlinigen Codesequenzen. Letzteres sollte zukünftig der Cell o.ä. Technik übertragen werden; optimierte Hardware kann sowas besser (vgl. auch Cray-OctigaBay)

(Bei Clustern oder typ. Supercomputertätigkeiten könnte der Code auch zukünftig bei alternativen CPU-Designs besser laufen)


In Summe haben wir bei IA64 keine objektiv erkennbaren Vorteile mehr (jenseits der besseren FPU-Unit). Das Design benötigt überproportional viel Cache und wird auch durch das DRAM ausgebremst.
Intel hat da in eine technologische Sackgasse investiert.

---

UND - Intel steigt ab Q1'05 auch im Desktop auf x86-64 um:

http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1896687#post1896687

[Seemann]

Original geschrieben von i_hasser
Imho ist CISC auch langfristig RISC überlegen. Warum soll man ein Problem auch in tausende Einzelschritte zerlegen, wenn ein markanter Befehl ausreicht? ;) Im Prinzip hast du Recht und ich kann und will dir nicht widersprechen. Das Problem ist doch aber auch hier nur, dass die komplexeren Befehle häufig gar nicht genutzt werden. Gab es da nicht einmal eine Analyse, die besagt, dass nur ein Bruchteil der möglichen Instruktionen tatsächlich verwendet wird (ich sag jetzt mal 10% des ISA in 90% aller Fälle - so die Größenordnung ungefähr).

[i_hasser]

Original geschrieben von Seemann
Im Prinzip hast du Recht und ich kann und will dir nicht widersprechen. Das Problem ist doch aber auch hier nur, dass die komplexeren Befehle häufig gar nicht genutzt werden. Gab es da nicht einmal eine Analyse, die besagt, dass nur ein Bruchteil der möglichen Instruktionen tatsächlich verwendet wird (ich sag jetzt mal 10% des ISA in 90% aller Fälle - so die Größenordnung ungefähr).

Dann ist die CISC ISA einfach Mist ;). Das liegt an der ISA und nicht an CISC, CISC sagt ja nicht aus, dass du für jeden unnötigen Mist komplexe Befehle haben sollst ;).

Man müsste analysieren was in der Praxis gut verwendbar ist und die Befehle behält man drinnen - das was man dagegen garnicht braucht bekommt entweder einen extrem langen OpCode (-> stört nicht mehr) oder fliegt gleich raus.

[HenryWince]

> Da haben wir es schon wieder - du stempelst x86 als schlecht ab

Ich sage nur das, das x86 ISA nicht mehr Zeitgemäß ist aber aus anderen Gründen weiter lebt. Das x86 CPUs trozdem performant sind streite ich doch gar nicht ab.

> obwohl die x86 CPUs heute mit geringstem Aufwand die größte Leistung erzielen. Merkst du was?

*LOL* vonwegen geringer Aufwand:

1) Vergleich doch was Intel und AMD für Design-Aufwand treiben. Vermutlich hat der gesamte Rest der CPU Schmieden nicht annähernd so viele Entwickler wie Intel und AMD zur Verfügung stehen.

2) Vergleich doch mal den Schaltungsaufwand bei gleicher Technologie:

Athlon 64 FX (2.6GHz): 116 Mio Transistoren / 144 mm^2
Pentium 4E (3.8GHz): 125 Mio Transistoren / 112 mm^2
PPC970FX (2.5GHz): 58 Mio Transistoren / 66 mm^2

Erklär mir mal, warum sowohl die Fläche als auch die Transistorzahl der x86 Boliden fast doppelt so hoch ist wie beim PPC. Die Performance des PPC Chips liegt auch nicht nur auf halbem Niveau der x86 Chips, sondern weit darüber. Wenn man die Taktfrequenzen normiert wird's für x86 sogar noch enger.

> Imho ist CISC auch langfristig RISC überlegen.

Kein Kommentar, diese Diskussion ist mit dir Sinnlos.

> Warum soll man ein Problem auch in tausende Einzelschritte zerlegen, wenn ein markanter Befehl ausreicht?

42! Deshalb.

> Und nochmal zu SIMD: Die Befehle oben sind nicht wirklich SIMD, zB. die Kombination von ADD und MUL nicht. Jede Operation wird nur auf sehr wenige Daten angewandt, was in ziemlichem Wiederstpruch zu SIMD steht.

Die Kombination von ADD und MULL wäre MIMD, da hast du recht. Wenn du genau guckst hab ich nur das ADD Beispiel gequoted und das ist SIMD.

[rkinet]

CISC x86-64 = the future

Die alte Leier zu IA86 nervt - schließlich gibt es längst x86-64.

Wie oben bereits erwähnt, der IA32 Code ist grauslig, weil ihm die nötigen Register und deren Universalität einfach fehlt.

Nur der Fehler ist per 64 Bit jetzt behoben und alle Benchmarks zeigen, daß der Abstand deutlich geschrumpft ist.

Der IA64 Cache-Bedarf und besonders der viel größere Durst nach DRAM-Bandbreite ist indiskutabel und der Dual-Core Itanium wird sich hier quälen.


Bem:
PowerPC - auch in Deutschland gibts Apple Läden.
Das zugehörige OS gibts auch nur für Apple,
ein 'Nachlöten' vom PowerPC durch Intel oder AMD zwecklos.
Dual-Core oder Multi-Core dreht IA64 endgültig den Performance-Hahn zu.

[PuckPoltergeist]

Original geschrieben von rkinet
Der IA64 Cache-Bedarf und besonders der viel größere Durst nach DRAM-Bandbreite ist indiskutabel und der Dual-Core Itanium wird sich hier quälen.

Das liegt in der Natur von RISC, was IA64 ja ist. Ist ein SPARC, MIPS oder Power auch indiskutabel? CISC und RISC stehen nahezu orthogonal aufeinander, da ist es auch klar, daß sich die Prozessoreigenschaften in vielen Bereichen voneinander unterscheiden.

[i_hasser]

Original geschrieben von HenryWince
1) Vergleich doch was Intel und AMD für Design-Aufwand treiben. Vermutlich hat der gesamte Rest der CPU Schmieden nicht annähernd so viele Entwickler wie Intel und AMD zur Verfügung stehen.

Besser so, als Millionen von Transistoren auf eine CPU backen zu müssen ;). Außerdem wird das CPU Desing mehr und mehr von Rechnern gemacht, die Ingineure geben nur die Ideen dazu (was natürlich momentan noch der Mamutanteil ist).

2) Vergleich doch mal den Schaltungsaufwand bei gleicher Technologie:

Athlon 64 FX (2.6GHz): 116 Mio Transistoren / 144 mm^2
Pentium 4E (3.8GHz): 125 Mio Transistoren / 112 mm^2
PPC970FX (2.5GHz): 58 Mio Transistoren / 66 mm^2

*lol*

Also mal langsam, du hast die Cachegrößen völlig außer Acht gelassen!

Der Newcastle braucht zB. nur 68.5 Mio Transistoren. Trotzdem ist der Newcastle schneller, und nebenbei bemerkt sitzt da noch der DRAM Controller auf dem DIE ;).

Der Kern vom PPC970FX ist ungefähr 28 Mio Transen groß (http://www.geek.com/news/geeknews/2004Jun/bch20040603025422.htm nach 'non-cache' suchen, eine bessere Quelle hab ich auf die Schnelle nicht gefunden).

Der Kern vom K8 entspricht praktisch dem vom K7 und der ist mit L1 Cache gerade mal 22 Mio Transistoren groß (bei Sandpile sind übrigens 152kB L1 angegeben, da werden wohl diverse Buffer mitgezählt).

Also ich würd da sagen der K8 ist kleiner als der PPC970FX - deutlich kleiner. Trotzdem ist er ihm überlegen in Punkto IPC (und afaik inzwischen auch bei der Performance).



Erklär mir mal, warum sowohl die Fläche als auch die Transistorzahl der x86 Boliden fast doppelt so hoch ist wie beim PPC. Die Performance des PPC Chips liegt auch nicht nur auf halbem Niveau der x86 Chips, sondern weit darüber. Wenn man die Taktfrequenzen normiert wird's für x86 sogar noch enger.

Tja, wie gesagt - man möchte bitteschön schon die richtigen Transistorzahlen vergleichen, ohne Memory Controller und L2 Cache.

> Imho ist CISC auch langfristig RISC überlegen.

Kein Kommentar, diese Diskussion ist mit dir Sinnlos.

Wenn du so rangehst hast du Recht.

> Warum soll man ein Problem auch in tausende Einzelschritte zerlegen, wenn ein markanter Befehl ausreicht?

42! Deshalb.

Das ist also die tolle Erklärung. Wieso machen das dann GPUs bitteschön nicht?

> Und nochmal zu SIMD: Die Befehle oben sind nicht wirklich SIMD, zB. die Kombination von ADD und MUL nicht. Jede Operation wird nur auf sehr wenige Daten angewandt, was in ziemlichem Wiederstpruch zu SIMD steht.

Die Kombination von ADD und MULL wäre MIMD, da hast du recht. Wenn du genau guckst hab ich nur das ADD Beispiel gequoted und das ist SIMD.

Dann schreib doch dazu, dass du damit nur dieses einzelne Beispiel gemeint hast ;).


Wir leben heute der Post-RISC Ära und wie schonmal erwähnt steht heute nicht die ISA sondern die Mikroarchitektur im Vordergrund.

Wobei sich die RISC Befehlssätze stärker an die Microarchitektur binden als bei CISC, brauchst dir nur mal angucken was heute alles x86 ausführen kann.

[stav]

Original geschrieben von HenryWince
> Da haben wir es schon wieder - du stempelst x86 als schlecht ab

Ich sage nur das, das x86 ISA nicht mehr Zeitgemäß ist aber aus anderen Gründen weiter lebt. Das x86 CPUs trozdem performant sind streite ich doch gar nicht ab.

> obwohl die x86 CPUs heute mit geringstem Aufwand die größte Leistung erzielen. Merkst du was?

*LOL* vonwegen geringer Aufwand:

1) Vergleich doch was Intel und AMD für Design-Aufwand treiben. Vermutlich hat der gesamte Rest der CPU Schmieden nicht annähernd so viele Entwickler wie Intel und AMD zur Verfügung stehen.

2) Vergleich doch mal den Schaltungsaufwand bei gleicher Technologie:

Athlon 64 FX (2.6GHz): 116 Mio Transistoren / 144 mm^2
Pentium 4E (3.8GHz): 125 Mio Transistoren / 112 mm^2
PPC970FX (2.5GHz): 58 Mio Transistoren / 66 mm^2

Erklär mir mal, warum sowohl die Fläche als auch die Transistorzahl der x86 Boliden fast doppelt so hoch ist wie beim PPC. Die Performance des PPC Chips liegt auch nicht nur auf halbem Niveau der x86 Chips, sondern weit darüber. Wenn man die Taktfrequenzen normiert wird's für x86 sogar noch enger.

> Imho ist CISC auch langfristig RISC überlegen.

Kein Kommentar, diese Diskussion ist mit dir Sinnlos.

> Warum soll man ein Problem auch in tausende Einzelschritte zerlegen, wenn ein markanter Befehl ausreicht?

42! Deshalb.

> Und nochmal zu SIMD: Die Befehle oben sind nicht wirklich SIMD, zB. die Kombination von ADD und MUL nicht. Jede Operation wird nur auf sehr wenige Daten angewandt, was in ziemlichem Wiederstpruch zu SIMD steht.

Die Kombination von ADD und MULL wäre MIMD, da hast du recht. Wenn du genau guckst hab ich nur das ADD Beispiel gequoted und das ist SIMD.

es bringt nix wenn eine ISA mittlerweile besser ist. Du hast bei x86 eben eine Infrastruktur an Software die durch nichts zu überbieten ist. AMD ist den Schritt gegangen sie langsam abzulösen.

was du allerdings verlangst ist ein radikaler Umstieg von x86 auf PPC oder die Itanium Architektur (naja ok, am ehesten auf PPC ;)). Du kannst nicht verlangen dass sich jeder auf einmal von seinen kompletten Softwarebeständen trennt nur damit er eine andere ISA unterstützt - das hat ja schon beim Itanium nicht funktioniert.

AMD ging - wie erwähnt - den Schritt langsam über, evtl. hätte man diesen Schritt eher in die PPC Richtung gehen sollen als x86 (durchaus sinnvoll) zu erweitern.

[PuckPoltergeist]

Original geschrieben von stav
AMD ist den Schritt gegangen sie langsam abzulösen.

Nö, sind sie nicht. AMD hat die ISA etwas aufgebohrt, abgelöst wurde da gar nix, und soll auch nicht werden.

[i_hasser]

Und das ist auch richtig so, wenn man bedenkt, dass das von sehr parallel arbeitenden RISC-artigen Architekturen (K8), von auf Taktrate, Taktrate und Taktrate getrimmten neuartigen RISC-artigen Architekturen (Netwurst), von extrem einfachen RISC Architekturen (Via C3 - nichtmal OOO) und von ziemlich abartigen VLIW-Architekturen ausgeführt werden soll.

[rkinet]

Original geschrieben von stav
AMD ging - wie erwähnt - den Schritt langsam über, evtl. hätte man diesen Schritt eher in die PPC Richtung gehen sollen als x86 (durchaus sinnvoll) zu erweitern.

genau - x86-64 (oder x64 nach M$ Definition) hat von AMD fast kompromislos alle modernen CPU-Features erhalten, aber verwendet weiterhin den kompakten und daher recht schnellen CISC-Code als Zwischencode für die interne RISC-Struktur.

Eine Revolution im der Stille, aber trotzdem ein Neubeginn für Mainstream PCs.
Was man so an erzeugten Code sieht ist 'lecker' und auch bei Assembler-Profis schon vor Jahren gut angekommen. Wenn die Compiler jetzt noch dazulernen (x64 Code wird längst noch nicht optimal generiert) und sich von den alten Zöpfen der bisherigen 32 Bit Welt trennen wird richtig ab gehen.

Aber Intel stellt ja um - bisher die Xeone,
ab Q1'2005 die neuen Pentium 4 600er (also ab 3,0 GHz/ 2M - ging heute an die Mainboarder als off. Info raus))
und 2006/7 die Notebook-Chips.


Der Mantel der Geschichte wird den Itanium bald sanft bedecken
- Raumschiff Enterprise fliegt x64 und nicht IA64 !

[HenryWince]

@i_hasser

> [Geringer Aufwand] Besser so, als Millionen von Transistoren auf eine CPU backen zu müssen. Außerdem wird das CPU Desing mehr und mehr von Rechnern gemacht, die Ingineure geben nur die Ideen dazu.

Und in 5 Jahren entwickeln sich die CPUs von alleine... Trozdem stecken AMD und INTEL Unsummen in die Entwicklung; sowas nenne ich jedenfals nicht "geringen Aufwand".

> Also mal langsam, du hast die Cachegrößen völlig außer Acht gelassen!

Nein, das interessiert hier keine Bohne, denn eine CPU kann man schließlich nur im ganzen kaufen -- eine Performance-Abschätzung der Kerne ohne Caches wäre ebenso völlig Sinnfrei.

> Der Newcastle braucht zB. nur 68.5 Mio Transistoren. Trotzdem ist der Newcastle schneller, und nebenbei bemerkt sitzt da noch der DRAM Controller auf dem DIE

Von mir aus zieh nochmal 10Mio. Transistoren ab, dann kommst du immer noch auf einen Gleichstand im Transistorbudget (die Fläche ist trozdem größer). Ich kann jedenfals deine Behauptung "x86 CPUs heute mit geringstem Aufwand die größte Leistung erzielen" nicht teilen.

> Trotzdem ist er [K8] ihm [PPC970FX] überlegen in Punkto IPC (und afaik inzwischen auch bei der Performance).

Bestreite ich gar nicht, irgendwo muss doch der Aufwand (Engineering, Fläche, Transistoren) auch einen Vorteil bringen.

> Wobei sich die RISC Befehlssätze stärker an die Microarchitektur binden als bei CISC, brauchst dir nur mal angucken was heute alles x86 ausführen kann.

Ich habe zu dieser These in einem anderen Thread schon einige Gegen-Argumente gebracht. Wenn du weiter glaubst das dies so ist, bitte sehr, ich werde dazu :-X

@stav

> es bringt nix wenn eine ISA mittlerweile besser ist. Du hast bei x86 eben eine Infrastruktur an Software die durch nichts zu überbieten ist. AMD ist den Schritt gegangen sie langsam abzulösen.

Was anderes hab ich nie behauptet. Es geht mir nicht darum eine x86 zu verteufeln, aber i_hasser glorifiziert diese CPUs doch etwas über Gebühr. Das x86 eine so breite Softwarebasis hat liegt nicht an den Vorteilen dieser ISA sondern nur daran dass x86 eine entsprechend große Verbreitung hat.

> was du allerdings verlangst ist ein radikaler Umstieg von x86 auf PPC oder die Itanium Architektur (naja ok, am ehesten auf PPC). Du kannst nicht verlangen dass sich jeder auf einmal von seinen kompletten Softwarebeständen trennt nur damit er eine andere ISA unterstützt - das hat ja schon beim Itanium nicht funktioniert.

Ich verlange gar nix!

[mtb][sledgehammer]

@ i_hasser
Es sind 152 KB L1 Cache, da für den I-Cache pro 8 Bits noch 3 predecode Bits gespeichert werden. Ergo hat man 64 KB Daten, 64 KB Instruktionen und 24 KB Predecode Informationen.

@ HenryWince
Zu deinem Vergleich mit dem G5 Prozessor muss ich zu i_hassers Aussagen noch ergänzen, dass AFAIK die angegebene Diegröße des Athlon noch in 130 nm ist. Der 90 nm Chip ist mit 84 mm² (und da ist die Northbridge mit drin; Edit: Dass der dafür notwendige Die Space nicht unerheblich ist, kann man schnell aus dem Die Plot abschätzen/Edit) schon deutlich kleiner, und auch noch meiner Meinung deutlich performanter. Und warum man die Taktfreuquenz normieren sollte ist mir nicht ganz klar. Einzige sinnvolle Normierung wäre eine Produktion unter gleichen Bedingungen und ein Performance Test mit maxilem Chiptakt. Schließlich wollen wir weder den Takt wissen noch die IPC sondern die Performance.
Aber ich gebe dir zumindest teilweise Recht: die Power CPUs (wie wahrscheinlich viele ndere RISC CPUs) sind konkurrenzfähig, dagegen ist eben ein Itanium mit vergleichbarer Die Size auf P6 Niveau.

Edit: Was ich vergessen hatte zu schreiben: Ein Hauptgrund, warum ich mittlerweile so überzeugt von CISC bin, ist, dass eben der Athlon 64 in Bezug auf die theoretische FP Leistung ein meilenweites Schlusslicht gegenüber Power und Itanium CPUs darstellt. Trotzdem sieht die FP Leistung in der Praxis alles andere als schlecht aus. Den G5 lässt der K8 locker hinter sich, zum Itanium hat er fast aufgeschlossen. Alleine der Power 5 überflügelt ihn noch. Doch beim Vergleich des dahinter steckenden Aufwandes glänzt der K8 dagegen weit vor dem Power 5 (leider habe ich von ihm immer noch keine exakte Die Größe).
Nun ist eben die Frage: Liegts nur am integrierten Speichercontroller oder auch ein wenig an einer vorteilhaften ISA, dass der K8 beispielsweise einen G5 mit deutlicher stärkerer FPU und mehr Registern hinter sich lassen kann?
Und da eben der K8 mittlerweile soviele Altlasten herumträgt, bin ich der Meinung, dass eine neue CISC ISA ein sehr großes Potential hätte, mit Sicherheit deutlich mehr als es das von IA-64 war. (Beispielsweise hätte man Vernachlässigung der IA32 Kompatibilität beim K8 folgende Dinge streichen können: komplette 16 Bit Befehle (falls noch 8 Bit drin sind [AH, AL]? die ebenfalls), die komplette x87 FPU Funktionalität, 3Dnow!, die MM register - alleine diese Streichung könnte es z.B. elauben ohne Vergrößerung des Code nochmal die Registerzahlen locker zu verdoppeln. Alternativ würde der Code noch mehr schrumpfen. In jedem Falle wäre der Kern im Vergleich zum K8 ein Stück weniger komplex (wichtigster Punkt, die 90 Bit Datenpfade in der K8 FPU, welche man deutlich schmälern könnte)

[stav]

Original geschrieben von HenryWince

@stav

> es bringt nix wenn eine ISA mittlerweile besser ist. Du hast bei x86 eben eine Infrastruktur an Software die durch nichts zu überbieten ist. AMD ist den Schritt gegangen sie langsam abzulösen.

Was anderes hab ich nie behauptet. Es geht mir nicht darum eine x86 zu verteufeln, aber i_hasser glorifiziert diese CPUs doch etwas über Gebühr. Das x86 eine so breite Softwarebasis hat liegt nicht an den Vorteilen dieser ISA sondern nur daran dass x86 eine entsprechend große Verbreitung hat.

> was du allerdings verlangst ist ein radikaler Umstieg von x86 auf PPC oder die Itanium Architektur (naja ok, am ehesten auf PPC). Du kannst nicht verlangen dass sich jeder auf einmal von seinen kompletten Softwarebeständen trennt nur damit er eine andere ISA unterstützt - das hat ja schon beim Itanium nicht funktioniert.

Ich verlange gar nix!

sry, wollte dich ned angreifen oder sowas, aber so kommt es halt etwas rüber.
i_hasser pusht die CPUs schon, aber zu der Zeit als x86 kam, war es eine der besten ISAs... dass die Zeit nicht spurlos an ihr vorbeigegangen ist, ist ja klar. welche ISAs gabs denn als x86 kam?

[i_hasser]

Original geschrieben von stav
sry, wollte dich ned angreifen oder sowas, aber so kommt es halt etwas rüber.
i_hasser pusht die CPUs schon, aber zu der Zeit als x86 kam, war es eine der besten ISAs... dass die Zeit nicht spurlos an ihr vorbeigegangen ist, ist ja klar. welche ISAs gabs denn als x86 kam?

Jetzt wird dir HenryWince sicherlich den 68k vorhalten, wobei er aber vergisst, dass x86-16 auf den 4004 zurückgeht.

x86-16 ist wahrlich nicht die beste ISA - aber IA16 ist auch schon seit ewigen Zeiten ausgemustert. Inzwischen ist IA32 aktuell, eingeführt 1985 mit dem i386. Intel wollte damals nicht viel ändern (mal vom Speichermanagement abgesehen) und hat hauptsächlich Restriktionen beseitigt (zB. konnte man bei IA16 nur mit BX/EBX indizieren, bei IA32 ist das mit jedem GPR möglich).

IA32 hat eine einzige eklatante Schwäche - die Registerzahl. Abgesehen davon ist es jedoch eine wirklich bewährte ISA. AMD64 hat diese Schwäche ausgebügelt und hat imho das selbe Potenzial wie PPC usw.

[Treverer]

ich wundere mich ja immer wieder, daß es die diskussion immer noch gibt, wie gut oder schlecht x86-code sei. ich finde, die zeiten sind vorbei, darüber zu diskutieren, seitedem sich intel gegen die motorola cpus durchsetzte - auch bei mir das letzte mal, daß ich in assembler programierte. der einzige grund, den ich mir vorstellen kann, warum es wieder diskutiert wird, ist, daß mit der 64bit-erweiterung von amd (und der übernahme durch intel) eben klar wird, daß x86 uns auch locker die nächsten zwanzig jahre erhalten bleibt. ich schätze die enterprise 1 in 300 jahren wird damit noch zu tun haben :-))) (@rkinet: gibts doch nicht: dies, mit der enterprise, habe ich geschrieben, bevor ich dein post las :-)) kann es sein, daß wir beide amd-gläubige sind *lol* nö, ich habe immer schon aufs gute "a" gesetzt: motorolA, amiga, atari, amd, andrea, corA - ist immer schief gegangen *lach bis heul* :-) )

ist aber doch auch nicht mehr weiter schlimm, denn die rechen-leistung ist doch offensichtlich nicht zwingend schlechter als bei anderen architekturen, auch der energieverbrauch nicht höher. kann sich hier jemand vorstellen, wo der opteron leistungsmäßig landen würde mit l3-cache größen wie beim itanium oder dem power5? zumindest der itanium würde doch auch nicht mehr schneller sein... dies beweist doch, daß die ursprünglich architektonisch so viel schlechteren x86-cpus sich einfach evolutionär soweit entwickelt haben, daß sie mit tricks und krücken, die nachtteile immer mehr ausbügelten. mittlerweile eben auch, ohne daß ihre geschwindigkeit noch groß darunter leidet. es gibt ja auch einen grund, warum dies überhaupt möglich war: das viele geld, welches intel übrig hatte für viele gute entwickler. diejenigen, die so etwas nicht hatten, gingen unter (z.b. cyrix) oder kochen immer noch mit alten, daher langsamen rezepten (via) oder komplett neuen, aber auch langsameren (transmeta). die beiden letzteren suchen sich folglich eine nische. die ausnahme amd, da kann man es meines erachtens bei aller sympathie nicht anders sagen, hat ganz schon glück gehabt, weil sie sich ihr neues, konkurrenzfähiges design doch praktisch glücklich eingekauft haben.

noch etwas zu dem erwähnten artikel "how to kill x86" - ich hatte ihn schon vor monaten gelesen. und mich aufgeregt über die vielen "wenns" und "aber". hätte hätte hätte - kann ich zumindest bei dem thema x86 versus rest der welt nicht mehr hören (s.o.). mir wäre damals und jetzt lieber eine analyse des ist-zustandes gewesen mit einem ausblick auf die nächsten jahre. (ich hoffe ich tue dem artikel jetzt nicht unrecht, da ich alle details ja nun auch nicht mehr kenne :-) ). und was das betrifft, meine vermutungen:

- nächstes jahr kann sich die zukunft des itaniums entscheiden, dann aber negativ. sollte der dual-core itanium (entgegen meiner erwartung) gut abschneiden (=höhere verkaufszahlen als bisher, doppelt in etwa?), dann kann ich mir vorstellen, daß er weiter (finanziell und know-how mäßig) gefördert wird

- der anteil des x86-server marktes wird immer noch (langsam?) wachsen; grund: 64bit und hohe rechenleistung fürs geld; schlecht natürlich für itanium - oder anders formuliert: sun und ibms strategische unterstützung für amd zum zwecke des durchmarsches von intel mit dem itanium ist voll aufgegangen; über die verzögerungen bei m$ können diese sich ebenfalls freuen

- amd ihren anteil beio x86-servern erheblich steigern können, nächsten jahr sind bestimmt 15-20% drin; ende 2006 sehe 30% wobei natürlich auch die produktionskapäzitaten eine rolle spielt (aber 1,5mio opterons pro jahr sind doch wohl locker möglich, oder?); die einzige chance für intel, dies zu verhindern, wäre ein leistungsfähiger ersatz für den jetzigen xeon. dieser ist sogar in sicht - nur weit weit entfernt seit der verschiebung des dual-cores...

p.s.: um es klar zu sagen, ich habe x86 UND windows immer gehaßt - aber ich bin es leid, darüber noch zu trauern... ;-)

[Bokill]

@Treverer

die einzige chance für intel, dies zu verhindern, wäre ein leistungsfähiger ersatz für den jetzigen xeon. dieser ist sogar in sicht - nur weit weit entfernt seit der verschiebung des dual-cores...

Dual-Core-CPUs für Intel-Server erst 2006 (http://www.heise.de/newsticker/meldung/52407)

Witzigerweise wird sogar von einer Änderung der Speicheranbindung, Busprotokolls gesprochen. So schnell kann man aber nicht mal so eben die Basis austauschen ... wie dies sogar Xeon-Sockelkompatibel werden soll bleibt für mich ein Mysterium.

Die RISC/CISC-Sache finde ich auch zu Tode geritten. MS und AMD sorgen dafür, dass die alten Reste von IA32 langsam entschlafen. AMD64 ist zwar im Grundsatz zwar immer noch CISC ISA aber dies ist doch vollkommen Wurst. Die Anwender wollen Anwendungen nutzen, nicht eine bestimmte ISA.

Ich denke dass Treverer genau mit folgender Aussage den Kern des Thraeds getroffen hat.

sun und ibms strategische unterstützung für amd zum zwecke des durchmarsches von intel mit dem itanium ist voll aufgegangen ; über die verzögerungen bei m$ können diese sich ebenfalls freuen

An sich war der Artikel von X-Bit-Labs wirklich nicht so prickelnd, viele was damals schon dort erwähnt wurde, ist hier im Forum schon vorher besprochen und analysiert worden.

Der Stand derzeit ist recht simpel.
Die Einsatzbereiche vom Itanium schrumpfen (Absage HP`s an den Itanium-Servermarkt). Das sagt doch alles. Die Kompilerweltmeisterschaften (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1873789#post1873789) zeigen kaum noch Zuwächse der Itanium-Architektur ... bei AMD64 mit dem K8 hingegen schon ...
Und jeden Monat gewinnt der K8 weitere Prozente im Low-Mid-End vom Server-Markt, auf Kosten des Xeons.

Der Power5 (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1891855#post1891855)/4+/4 hält seine Position, oder baut sie sogar leicht aus. Der G5 mit dem PPC 970 (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=97056) hat ja einen guten Start. Zugleich ist aber auch damit 64 Bit für Massenkomputer auch in der Power-Familie praktisch zeitgleich unterwegs.
Auch SUN mit seinen SPARCs hat, nach schweren Stürmen, nun die Verluste eindämmen können. Und frischt ihre Basis (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1872682#post1872682) auf.

Man sieht, dass eben die Konkurrenten zum Itanium sich wehrten, und auch ihre Bereiche verteidigen. UNIX ist eben immer noch eine Festung für die RISC-basierte Welt. Der Angriff von intel kann jetzt schon als gescheitert gelten. Übrig bleiben Numbercruncher für Speziallösungen und Grid-Computing (NUMA) für Supercomputer, nur muss intel sich langfristig auch von der Busgeschichte (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=148049) lösen ... da sind alle anderen schon weiter. Nicht nur die ISA ist wichtig, sondern auch die Details der praktischen Umsetzung.

Ein Speicherkontroller ist nicht ISA-innewohnend, ein Bus/Systemlink (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=120117) auch nicht ... und genau dort haben die Mitbewerber kräftig gewerkelt. HP/intel hingegen haben sich trotz moderner ISA auf eine alte Topologie festgetackert. Das Aufkaufen der Alphatechnologie hat sicher zu dieser Trägheit und Ignoranz beigetragen, die letzten symbolischen Zuckungen des EV-7z (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=173030) unter HP sind ja andernorts schon angedeutet worden.

MFG Bokill

[i_hasser]

Also ich stimmte dir ja zu, aber

Original geschrieben von Treverer
ist aber doch auch nicht mehr weiter schlimm, denn die rechen-leistung ist doch offensichtlich nicht zwingend schlechter als bei anderen architekturen, auch der energieverbrauch nicht höher. kann sich hier jemand vorstellen, wo der opteron leistungsmäßig landen würde mit l3-cache größen wie beim itanium oder dem power5? zumindest der itanium würde doch auch nicht mehr schneller sein... dies beweist doch, daß die ursprünglich architektonisch so viel schlechteren x86-cpus sich einfach evolutionär soweit entwickelt haben, daß sie mit tricks und krücken, die nachtteile immer mehr ausbügelten. mittlerweile eben auch, ohne daß ihre geschwindigkeit noch groß darunter leidet. es gibt ja auch einen grund, warum dies überhaupt möglich war: das viele geld, welches intel übrig hatte für viele gute entwickler. diejenigen, die so etwas nicht hatten, gingen unter (z.b. cyrix) oder kochen immer noch mit alten, daher langsamen rezepten (via) oder komplett neuen, aber auch langsameren (transmeta). die beiden letzteren suchen sich folglich eine nische. die ausnahme amd, da kann man es meines erachtens bei aller sympathie nicht anders sagen, hat ganz schon glück gehabt, weil sie sich ihr neues, konkurrenzfähiges design doch praktisch glücklich eingekauft haben.

Bedarf dringender Korrektur!

1. der Itanium und auch die PowerPCs (afaik) haben deutlich mehr Rechenleistung als eine x86 CPU. Der Knackpunkt ist die Auslastung, viele Einheiten wollen auch viele Daten haben und die gibts nicht immer.
Desswegen hat der Itanium solche Monstercaches, damit auch ja die Daten nicht ausgehen - je nach Algorithmus ist das aber öfters bis ziemlich oft unvermeidbar.

Die x86 CPUs dagegen sind dank des Codes daran gewöhnt, dass hin und wieder eine Einheit brach liegt. Dafür gibts extrem viele Techniken sowas zu umschiffen (OOO, RegRenaming in brachialster Ausprägung), so dass die vergleichsweise wenigen Einheiten immer was zu tun haben.

Dadurch sind die x86er sehr gute Allrounder, weil es praktisch keinen schlechten Code gibt - alles wird ziemlich schnell durch die Pipeline geleiert.

Wenn du dem Itanium dagegen furchtbaren Code gibst hast du auch eine furchtbare Performance, weil sich der Itanium um den Code nicht schert - das wird so ausgeführt wie es ankommt.

2. Das hat nix mit Geld zu tun. Intel hat ein x86->RISC Desing auf die Beine gestellt, AMD tat dies ebenso wie NexGen.
Cyrix ist zwar bei CISC geblieben, aber dafür gabs die selben tollen Techniken wie bei den anderen - RegRenaming, Branch Prediction und OoO.

Cyrix hat wie schon so oft gesagt auf das falsche Pferd gesetzt und ist desswegen untergegangen, es ist einfach effektiver CISC vorher in irgendwas anderes zu übersetzen als es nativ auszuführen.

NexGen hat eine propritäre Plattform genommen (eigener Socket, eigener FS-Bus) und da wollte eben niemand was für bauen -> tot (Grab aber auch selbst geschaufelt, wenn man nur ein paar Prozente Marktanteil hat kann man nicht erwarten, dass jeder die eigene Plattform bastelt). NexGen hat aber als Hersteller der eigentlich gar keinen Anteil an x86 hatte (es gab keine 486er von NexGen) das zukunftsträchtigste x86->RISC Desing neben dem P6 gebaut (der Nx686 wurde ja von AMD zum K6 weiterentwickelt, am Kern selbst wurde aber nur sehr wenig geändert).

Via kocht allerdings mit einem 'alten' Rezept (kein OOO usw.), dafür sind die CPUs ja aber auch nicht auf Performance sondern auf Stromsparen ausgelegt.

Transmeta dagegen kocht mit einem höchst innovativem Konzept! Der Efficeon hat eine verdammt gute IPC (dürfte mit einem gleichgetakteten K8 vergleichbar sein) und braucht dabei nur extrem wenig Strom (im Idle weniger als 1 Watt!).
Also wenn Transmeta am Efficeon noch etwas feilt (Efficeon2 ist ja unterwegs, wobei das nur ein 90nm shrink ist) könnte das die CPU werden. Mit dem Efficeon2 ist man aber den richtigen Schritt gegangen - nämlich erstmal bei der Taktrate aufzuholen. Ein 2GHz Efficeon dürfte eine ziemlich üble Rechenleistung auf die Waage bringen.

Und schließlich AMD. AMD hat sich damals verkalkuliert. Der K5 ist dem P6 Desingtechnisch in vielen Sachen vorraus, das beweist nicht zuletzt die IPC. Dummerweise hat AMD zu lange gebraucht (so gabs den 5k86 mit zB. deaktiverter Branch Prediction und erst danach den K5) und der K5 ist einfach nicht auf hohe Taktraten gekommen, was im Desing steckt.


Vom Einkauf eines konkurrenzfähigen Desings kann bei Transmeta nicht die Rede sein, das ist alles auf deren Mist gewachsen (wortwörtlich: der Cursoe ist nicht wirklich was Wert).

Bei AMD kann man davon reden - ohne den Nx686 gäbe es AMD nicht mehr. Via dagegen hat sich auch nichts eingekauft, sondern quasi einen Neustart hingelegt. Der Via C3 hat nix mit alten Cyrix CPUs zu tun.


Man könnte es so sagen: Zur Zeit kurz vor dem P6 (als sich die meißten Hersteller auf den 586/686 Markt gewagt haben) stand eine Fülle von Entwicklungswegen offen. Jeder hat seine Schwerpunkte woanders gesetzt.

AMD ging den Weg ein Desing mit einer extrem hohen IPC zu schaffen. Das hat man auch wirklich sehr gut gemacht, der K5 hat eine IPC wie sie bis zum K8 keine CPU mehr erreicht hat!

Intel ging zunächst den Weg nix zu ändern (typisch Intel eben - entweder machen sie alles neu oder lassen alles so wie es ist). Desswegen hat man auch erstmal den Pentium1 (P5/P54/P55) weitergeführt.
Als dann klar wurde, dass eine einfache Multi-Issue CISC CPU mit mehreren Pipelines nicht das Wahr ist hat man den P6 gebastelt. Einen Mix aus Taktrate und IPC.
Vom Profil her entspricht der P6 ungefähr dem P5 - es wird nicht viel parallel ausgeführt sondern eher seriell (im Gegensatz zu zB. AMD).

NexGen ging auch in diese Richtung, allerdings wollte man einen bisher eklatanten Nachteil beseitigen - den L2. Also suchte man sich einen propritären Socket mit einem L2 Backside Bus - und ist damit eingegangen.

Cyrix hat an dem CISC Konzept festgehalten und es sinnvoll mit Feature ergänzt, die bis dato nur in der RISC Welt anzutreffen waren (der M2 ist das wohl fortschrittlichste Desing das CISC nativ ausführt). Dummerweise waren die Nachteile von CISC nicht vorhersehbar - die Taktrate wollte und wollte nicht hoch.

IDT und jetzt VIA fahren auf der Stromsparschiene (der Via C3 basiert irgendwo auf dem WinChip2). Der erste Winchip war aber eine katastrophe, da hat IDT zuviel weggelassen (unten drunter werkelte praktisch ein 486er).


Der Weg den Intel und NexGen gingen hat sich als der beste für diese Zeit erwiesen. Heute kehrt man langsam wieder zum Konzept vom K5 zurück, weil es inzwischen nicht mehr so einfach ist die Taktrate hochzutreiben (siehe Intel P4).



Ja... das wollte ich noch loswerden *buck*. Alle Firmen (bis auf IDT) haben damals gute Chips rausgebracht. Ich würde gern mal einen Nx686 mit der passenden Plattform in die Hände bekommen, der dürfte einem Pentium2 das Leben schwer machen (wo Intel damals doch schon Monopolist war!).

Damals war es viel einfacher an der Taktschraube zu drehen als sich um eine hohe IPC zu bemühen, und desswegen waren Intel und NexGen eben auch am erfolgreichsten - das konnte aber keiner vorhersehen. Hätte es den K5 mit 300MHz gegeben, Intel hätte einpacken können (man hätte wohl einen P2 so um die 450MHz gebraucht um dem Paroli zu bieten).


... mist, jetzt hab ich schon wieder 'nen Roman geschrieben :P.

[HenryWince]

@mtb][sledgehammer

> Zu deinem Vergleich mit dem G5 Prozessor muss ich zu i_hassers Aussagen noch ergänzen, dass AFAIK die angegebene Diegröße des Athlon noch in 130 nm ist. Der 90 nm Chip ist mit 84 mm²

Gut das du es gesehen hast, meine Angabe ist ein Typo, der K8 90nm 1MB L2 Core (Athlon FX wie angegeben) hat tatsächlich 114 mm^2 und nicht 144 mm2. Die 84 mm^2 ist die Fläche es K8 Cores mit 512k L2.

> [FP Leistung] Nun ist eben die Frage: Liegts nur am integrierten Speichercontroller oder auch ein wenig an einer vorteilhaften ISA, dass der K8 beispielsweise einen G5 mit deutlicher stärkerer FPU und mehr Registern hinter sich lassen kann

Dir ist schon klar das die Performance nicht aus der x87 FPU sondern von SSE kommt?

> [Die Größe POWER5]

389 mm^2@130nm

@stav
> welche ISAs gabs denn als x86 kam?

Schau einfach mal da rein:
http://www3.sk.sympatico.ca/jbayko/cpu.html#tableofcontents

[i_hasser]

Original geschrieben von HenryWince
> [FP Leistung] Nun ist eben die Frage: Liegts nur am integrierten Speichercontroller oder auch ein wenig an einer vorteilhaften ISA, dass der K8 beispielsweise einen G5 mit deutlicher stärkerer FPU und mehr Registern hinter sich lassen kann

Dir ist schon klar das die Performance nicht aus der x87 FPU sondern von SSE kommt?


Wenn mir nach diversen AMBiX Compiliervorgängen (schreib gerade an einem Benchmodul, das die reine Rechenleistung einer CPU misst, bei diversen Anforderungsprofilen) eines klar geworden ist, dann das der K7 und K8 von SSE nicht wirklich profitiert (könnte an dem intensiven RegRenaming in der x87 FPU liegen).

Die Performance steigt schon ein bisschen, aber es ist im Bereich bis 4% - mehr macht SSE nicht aus.

[mtb][sledgehammer]

Original geschrieben von HenryWince
Dir ist schon klar das die Performance nicht aus der x87 FPU sondern von SSE kommt? Natürlich, diese ist aber nur unwesentlich schneller als die x87 FPU. Insbesondere ist der Durchsatz bei Double Precsion Multiplies oder Adds nicht besser sondern exakt gleich. In beiden Fällen 1 Add und 1 Mul pro Takt, oder als Vektor alle 2 Takte einen Vektor Add und einen Vektor Mul. Dagegen hat meines Wissens der Power4/G5 und der Itanium zwei vollständige FPUs, welche jeweils einen Multiply Add Befehl pro Takt durchführen können, ergo dopplet so viel.

[Treverer]

so, der vollständigkeit halber der auf den news gemeldete link zum Itanium User Group Treffen in Leipzig:

http://www.hardwareluxx.de/cms/artikel.php?action=show&id=64

interessantes neues? hmm...:

1. der dual-core ist nicht mehr nur 2x so schnell sondern sogar 2,5x

2. alles wird gut

3. probleme? werden doch nicht auf solch einem treffen öffentlich diskutiert...

aber wer solche pressure-groups braucht ist am ende:


http://www.itanium-usergroup.org/

warum? nun, die humorvolle antwort wäre, daß solche groups sich immer dann gründen, wenn eine entwicklung am ende ist. sie sind dann basis-gruppen, idealisten, verehrer, liebende ;D

die weniger lustige, sondern ernste antwort:

nun gibt es auch solche pressure-groups in anderen bereichen, z.b. open-source. aber es müssen eben immer basisgruppen sein und nicht so etwas:

zitat:
"Die User Group für den Intel Itanium Prozessor wurde Anfang April 2004 von interessierten Partnern aus Wirtschaft und Wissenschaft gegründet. Die Firmen Intel und HP gehörten zu den Hauptinitiatoren.

Ziel der Interessensgemeinschaft ist einerseits ein intensiver Erfahrungsaustausch der Anwender, um den Einsatz der 64-Bit-Technologie im Unternehmen und in der Forschung zu erleichtern.

Andererseits versteht sich die User Group für den Intel Itanium Prozessor auch als Sprachrohr der Kunden, um auf die Entwicklung von Software und Systemen Einfluss zu nehmen.

Ein anfängliches Steering Committee wurde aus Vertretern von Wirtschaft und Wissenschaft gebildet. Während der Anfangsphase sind auch je ein Vertreter der Firmen Intel und HP im Steering Committee. "

wenn ich so etwas sehe/höre/lese, dann werde ich hellhörig. warum? nun, der erste blick fällt darauf, ob es entscheider sind, also jene, die bestimmen wofür welches geld ausgegeben wird...zumeist steuergelder nämlich...

tolle basisgruppe... :P ...ah, muß man nur warten, bis da was hinterher kommt... ;D

edit1:

*brüll hoch drei lach*

DIE dürfen natürlich intel-inside sein...zitat:

"Rechtliche Hinweise

Intel, Itanium, Intel Inside und Intel Inside Logo sind Marken der Intel Corporation oder ihrer Tochtergesellschaften in den USA oder anderen Ländern.

Alle andere Marken oder Produktnamen sind Eigentum der jeweiligen Inhaber.

Verwendung des Itanium 2 Logos mit Genehmigung der Intel GmbH, Feldkirchen.

Verwendung jeglicher Intel Logos nur mit Genehmigung der Intel Corporation"