Archiv verlassen und diese Seite im Standarddesign anzeigen : FB-DIMM. UneigennützigerSegen oder Kampfansage?
In dem Thread XDR-Memorycontroller für den A64 möglich (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=147466) von p4z1f1st wurde die Frage gestellt, ob der Hammer oder auch der K9 irgenwie einen anderen integrierten Speicherkontroller bekommen kann.
Vermutlich ja ist eigentlich die Antwort, da ja die Baugruppen des K8 Modulweise eingebaut sind... dennoch wäre dies schon ein schwerer Eingriff in die Architektur. X-DR von Rambus ist nun mal gänzlich anders gestrickt, als DDR Speicher.
Intel hat aber derzeit "zufälligerweise" einen eigenen Vorschlag unterbreitet. Allianzpartner haben sie auch... die üblichen Verdächtigen.
ATP Electronics, Buffalo Technology, Corsair Memory Corporation, Denali Software, Inc., Elpida Memory, Inc., Hynix Semiconductor, Inc., IDT Corporation, Infineon Corporation, Kingston Technology, Inc., Micron Technology, Inc., Nanya Technology Corporation, Samsung Corporation and WinTec Industries Inc.
und natürlich Dell und HP
Wesentlich am Vorschlag ist, dass eine eigene IO-Einheit direkt auf dem SpeicherPCB sitzt. Von dort sind die Speichermodule auf dem Riegel sehr direkt mit dem IO-Chip verbunden.
Die Aussenkommunikation ist "zufälligerweise" PCI-Express ähnlich. So ein "Zufall" aber auch.
"Zufälligerweise" ist dies als Übergangslösung (http://www.vr-zone.com/newspics/Feb04/19/FB-DIMM.png) zu DDR3 angedacht. Und "zufälligerweise" sollen die gar im nächsten Jahr schon herauskommen.
Bild FB-DIMM Speicher mit aufgesetztem IO-Chip (http://www.vr-zone.com/newspics/Feb04/20/FB-DIMM.jpg)
Und die Seite mit entsprechenden Infos:
http://www.vr-zone.com/?i=506&s=1
bzw. die Heisemeldung http://www.heise.de/newsticker/meldung/44738
Zufälligerweise will Intel innerhalb eines Jahres einen neuen Standard jenseits von der JEDEC einführen. Dieser Standard setzt auf ein Speicherinterface, welches nicht auf dem Prozessor, wie der Hammer, sondern direkt auf dem Speichermodul sitzt.
Zufälligerweise ist diese IO-Verbindung (http://www.vr-zone.com/newspics/Feb04/19/FB-DIMM-2.png) PCI-Express ähnlich.
Und zufälligerweise soll eine ganz späte Itani(c)umversion einen integrierten Speicherkontroller haben.
Vorteile liegen aber auch klar auf der Hand, die Anzahl der leitungen (http://www.vr-zone.com/newspics/Feb04/19/FB-DIMM-3.png) soll deutlich reduziert werden , wie auch bei Rambus und auch X-DR.
1. Wird der Vorschlag Erfolg haben?
2. Sind die technischen Vorteile wirklich überzeugend?
3. Werden damit wirklich die Latenzen verkürzt? Wie ist es mit stark fragmentierten Speicherzugriffen?
4. Ist die Hoffnung realistisch innerhalb von 1 Jahr dieses einzuführen?
a. Was spricht für eine schnelle Einführung?
b. Was spricht dagegen?
5. Welche weiteren Motive treiben Intel?
6. Ist mit einem deutlichen Architekturbruch innerhalb der nächsten 2 Jahre seitens Intels zu rechnen?
Eigentlich hätte man diesen Ínhalt auch in den Thread zu XDR reinpappen können oder auch in den Thread von Treverer itanium - und die nächsten 36 monate (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=145298) aber dies hätte auf der einen Seite zu sehr noch XDR angesprochen, oder den Itani(c)um zu sehr betont.
Der Thread Strategische Überlegungen64Bit; IBM SUN AMD Intel (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=121172) ist naturgemäss noch viel allgemeiner. Allerdings baut der Power5 (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=124250) und Power4+ (http://www.heise.de/newsticker/meldung/44959) von IBM auf DDRI und DDRII (http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1077557018) und diese Prozessoren sind nicht nur für morgen ausgelegt. Sun (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=114049) hat da ähnliche Überlegungen wie IBM.
Ich denke da liegt noch viel Musik drin, vor allem wenn man noch die jüngsten OC-Geschichten zum Speicherkontroller (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=147888) des Hammers dazu nimmt und Berichte von OC-Hardcorefreaks ernst nimmt.
MFG Bokill
Also, zunächst wurde mit HTr 2.0 ein Kommunikationsprotokoll optimiert für PCI-Express eingeführt.
AMD dürfte dies in absehbarer Zeit auch implementieren. Das per HTr auch auf RAM benachbarter CPUs zugegriffen werden kann, könnte AMD bei Bedarf auch eine PCI-Express u.ä. RAM-Schnittstelle schaffen.
Aber mal realistisch bleiben. Heutige CPUs leiden wahrlich NICHT unter einem zu langsamen Memory. Anwendungen profitieren zwar von schnellerem RAM, aber ein höherer CPU-Takt, 64 statt 32 Bit intern und Dualcore etc. wirken sich weitaus stärker aus.
AMD kann daher in Ruhe abwarten, was sich technisch so abzeichnet.
DDR-I 400 reicht noch eine Weile, DDR-II 667/800 dürfte vielen HighSpeed Ansätzen von Intel noch länger Parolie bieten können. Und könnte von AMD mit den derzeitigen Sockets/ geplanten Sockets realisierbar sein.
Im 'Notfall' und bei preiswerten FastSpeed RAMs könnte AMD auch einen L3 auf dem DIE-Träger zusätzlich aufbringen. Und ein 16-64 MB L3 in FastSpeed könnte nahezu die Performance eines reinen FastSpeed-RAM kompensieren.
Bokill, irgendwie erinnert das Intel-Projekt an die bisherigen 'Wundertechniken' von Intel, s. RAMBUS, HT oder 90 nm Super-CPUs.
Verlieren ihren 'Schrecken', sobald die Serienproduktion dann mal startet.
Bem: Meiner Meinung nach 'schwitzt' bei Intel die Forschung. 90 nnm und 65 nm ersticken am Strombedarf der Chips, das Memory an der Nortbridge statt CPU läßt enorm viel Leistung verpuffen. Statt Insolvenz anzumelden, fertigt AMD eine 'Sensation' nach der anderen und hat sowohl schaltungstechnisch als auch fertigungstechnisch Trümpfe in der Pipeline.
Intel war fast) noch nie ernsthafte Konkurrenz gewöhnt und sucht jetzt verzweifelt nach Technologien.
Crashman
24.02.2004, 12:50
Es ist natürlich eine interessante Idee.
Speicher würde dadurch allerdings wieder recht teuer werden. Desweiteren dürfte die Architektur immer komplizierter werden. Früher oder später packen die Speicherhersteller noch eigene Caches aus den Speicherriegel usw...
Andererseits wäre AMD aus dem Speichercontroller Dilemma raus. Sie müssten nicht für jeden Speichertyp ne andere CPU bringen.
Stellt sich mir nur eine Frage: AMD hat Hypertransport, welches sich als Anbindung wohl ziemlich gut eignen würde. Intel wird auf keinen FalL HTr einsetzen. Kann man den Speicher so auslegen, dass beide Lösungen unterstützt werden ?
MfG
p4z1f1st
24.02.2004, 13:28
Original geschrieben von Crashman
Es ist natürlich eine interessante Idee.
Speicher würde dadurch allerdings wieder recht teuer werden. Desweiteren dürfte die Architektur immer komplizierter werden. Früher oder später packen die Speicherhersteller noch eigene Caches aus den Speicherriegel usw...
Andererseits wäre AMD aus dem Speichercontroller Dilemma raus. Sie müssten nicht für jeden Speichertyp ne andere CPU bringen.
Stellt sich mir nur eine Frage: AMD hat Hypertransport, welches sich als Anbindung wohl ziemlich gut eignen würde. Intel wird auf keinen FalL HTr einsetzen. Kann man den Speicher so auslegen, dass beide Lösungen unterstützt werden ?
MfG
is das net schon der Prefetch-puffer im gewissen maße ?
Crashman
24.02.2004, 13:46
Es würde mit sicherheit darauf hinauslaufen.
MfG
Treverer
24.02.2004, 16:02
Original geschrieben von rkinet
Aber mal realistisch bleiben. Heutige CPUs leiden wahrlich NICHT unter einem zu langsamen Memory. Anwendungen profitieren zwar von schnellerem RAM, aber ein höherer CPU-Takt, 64 statt 32 Bit intern und Dualcore etc. wirken sich weitaus stärker aus.
natürlich leiden sie vor allem darunter. und zwar ganz konkret unter der hohen latenz. jeder fortschritt dort würde viel bringen...was meinst du denn sonst ist der grund für l3 cache???
Natürlich wird eine CPU mit L3 schneller.
Aber selbst bei eine sehr schnellen Hauptspeicher auf L2-Niveau incl. dessen Latenzzeiten, bleibt es ein Faktum, daß CPUs weitgehend Programmschleifen abarbeiten oder vielfach auf Grafikkarten etc. warten.
Die Steigerung um gut 10% beim P4-EE ist beachtlich, aber ein Super Hauptspeicher würde irgendwo zwischen 10-20% (bzw. ca. 0-10% im Vergleich zu L3) landen bei extremen Kosten.
Daher: kein Leiden, sondern eine gemäßigte 'Verlangsamung' des Systems.
Außere bei HighEnd Systemen, brächte RAM-Optimierung, Grafikkarte oder CPU-Takt da mit bescheidenerem Aufwand mehr.
Öhmm wozu denn L3 wenn der Speicher schon rattenschnell wäre? Bzw. weswegen dann überhaupt Cache?
Was ist das Mantra von Hannibal Stokes von arstechnika.com ?
Verstecken der leidigen Latenzen.
Ich würde mich nicht wundern, wenn der sich jetzt Gedanken eben über diesen Vorschlag von Intel und Rambus macht. Leider hat er dazu keine Artikel mehr... da müssen wir uns selber die Gehirne zermartern.
Mir ist auch überhaupt noch nicht klar, ob überhaupt damit Latenzen eingespart werden?!
Ziemlich sicher bin ich mir, dass für Streaminganwendungen diese Anbindung klasse sein könnte.
Aber ich bin mir nicht sicher ob eine extrem aufgebohrter "Puffer mit gesonderter eigener Schnittstelle" wirklich mehr rausholt... besonders wenn die Daten hübsch chaotisch auf dem Speicherriegel verteilt sind.
Dummerweise sind aber typischen Instruktionen eher chaotisch im RAM verteilt. AMD hat da zwar auch Schwierigkeiten, aber die direkte Zwiesprache zwischen CPU und dem Speicher-Kontroller selber ist extrem verbessert.
Da funkt eben nicht HTr dazwischen, sondern die Daten gehen direkt vom Speicherkontroller zur X-Bar (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&action=showpost&postid=950902) und der SRQ und dann direkt zur CPU.
Bildchen zur Lage des SRQ und X-Bar (http://sledgehammers.gmxhome.de/stuff/xbar.jpg)
Beim Intelkonzept hat man immer noch "kilometerlange" Kupferstränge (vom Kontroller zur CPU). Allerdings werden Daten dann vermutlich sicherer durchgeleitet, als durch die bisherigen "lanes" Leitungen vom Speierrigel zur CPU/Northbridge.
Im Prinzip kämmen wir den Opteronthread jetzt von einer anderen Seite auf (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=972967#post972967) aber veraltet ist die Diskussion aber noch lange nicht... im Gegenteil sie fängt möglicherweise wieder an.
Gut möglich dass der Technologieführer intel doch noch ein wenig mehr von den kleinen "Plagiator" AMD nachmacht (dass die 486 Vergangenheit so hartnäckig klebenbeleibt ist mir immer noch ein Rätsel, AMD zeigte mit dem K5 schon, dass sie sehr eigenständig designen können)
Und so einmalig sind die Ideen von AMD ja auch nicht, das sind alles wohlbekannte Backzutaten...
MFG Bokill
NemesisTN
25.02.2004, 14:48
Original geschrieben von rkinet
... aber ein Super Hauptspeicher würde irgendwo zwischen 10-20% (bzw. ca. 0-10% im Vergleich zu L3) landen bei extremen Kosten.
...
Hmm, du weißt aber schon was für extreme Kosten ein L3 dieser Größe verursacht?
Sorry, aber wie bitte sollen 64MB(!) L3 auf die DIE?
Und vor allem: wer soll das kühlen?
IDF: Intel zeigt FB-DIMMs in Aktion (http://www.computerbase.de/news/hardware/arbeitsspeicher_chips/2004/september/idf_intel_fbdimms_aktion/)
Dass intel auch noch echtes Silizium auf der Herbst-IDF 2004 zeigt scheint einigen dieses Jahr neu zu sein, aber sie zeigen Funktionsmuster von FB-DIMM.
Es ist aber unklar ab wann reale Systeme damit erscheinen. Aber intel scheint es ernst zu meinen, so ernst wie mit ihrem PentiumM.
So wie derzeit die Stimmung am Markt ist, erfreut sich DDR1 bester Gesundheit. Es sieht so aus, dass der K8 bislang die Grenzen von PC3200 auslotet.
Bislang ging ich davon aus, dass allmählich (Frühjahr 2005) PC3200 die Luft ausgeht und so langsam dringend der Sprung zu DDRII mit PC2-5300 notwendig wird.
So sicher bin ich mir nicht mehr ... aber wann soll ein Standard nach DDR2 kommen?
MFG Bokill
Einen RAM Contoller im RAM Modul? Hab ich das richtig verstanden?
Vorteile mal abgesehen, wer bezahlt das? Billig wirds einerseits nicht und anderseits wird das wieder ein Spass mit der Kompatibilität und NoName-Module können wohl dann gänzlich abgeschoben werden.
Original geschrieben von rkinet
Natürlich wird eine CPU mit L3 schneller.
Aber selbst bei eine sehr schnellen Hauptspeicher auf L2-Niveau incl. dessen Latenzzeiten, bleibt es ein Faktum, daß CPUs weitgehend Programmschleifen abarbeiten oder vielfach auf Grafikkarten etc. warten.
Das eine CPU mit L3 mit den heutigen Architekturen schneller sein soll zweifle ich an. (Performance tendiert gegen 0% oder sogar schlechter)
Um steigerungen durch L3 zu erreichen muß (malwieder) das Gesamt-Design getuned
und Compiler umgeschrieben werden.
Der Flaschenhals ist heutzutage nunmal nicht mehr die CPU.
Ob sich eine CPU mit L3 lohnen würde, um eventl. 5%-10% mehr Performance zu haben
sei mal dahingestellt (wohl eher nicht)
@Slider
Einen RAM Contoller im RAM Modul? Hab ich das richtig verstanden?
Ja! Das ist der Witz an FB-DIMM ... endlich hat mich jemand verstanden ;) 8)
MFG Bokill
mtb][sledgehammer
09.09.2004, 00:17
Ich muss sagen, dass ich das Konzebt von FB-DIMMs echt gut finde (vielleicht die beste Erfindung von Intel in den letzten Jahren). Es kombiniert einfach die Vorteile zweier Welten. Auf der einen Seite die Vorteile einer seriellen Datenübertragung, wie sie schon RAMBUS nutzt. Auf der anderen Seite die vorteilhaften Preise von normalen SDRAM. Zusätzlich existiert noch der Vorteil, dass mehr Module verbaut werden können.
Einziger Punkt, bei dem ich noch skeptisch bin, sind die Latenzen. Im Moment gehe ich davon aus, dass die zusätzlichen Wandlerchips zu einem Performanceverlust führen. Falls der Nachteil jedoch nicht gravierend ist und AMD die entsprechenden Lizenzen erhält gehe ich davon aus, dass AMD dies zumindest bei den Opteron CPUs einführen wird. Gerade für Multi Cores, könnte die zusätzliche Bandbreite optimal sein und AMD spart sich gleichzeitig die ständigen Veränderungen am Speichercontroller.
Original geschrieben von mtb][sledgehammer
Einziger Punkt, bei dem ich noch skeptisch bin, sind die Latenzen. Im Moment gehe ich davon aus, dass die zusätzlichen Wandlerchips zu einem Performanceverlust führen. Falls der Nachteil jedoch nicht gravierend ist und AMD die entsprechenden Lizenzen erhält gehe ich davon aus, dass AMD dies zumindest bei den Opteron CPUs einführen wird. Gerade für Multi Cores, könnte die zusätzliche Bandbreite optimal sein und AMD spart sich gleichzeitig die ständigen Veränderungen am Speichercontroller.
Anderseits ist der integrierte RAM Controller für AMD ein Prestigeobjekt (gut, andere CPU Hersteller haben das auch schon gehabt) und den dann zu deaktivieren und einen Externen zu nhmen würde für viele Kunden unterm Strich vielleicht so aussehen, dass der Abgeschaltet wird weil er zu langsam ist (sei) :]
BTW: Bei den Zig-RAM Arten wird sich eh nur das Mittelmaß durchsetzen, der Mix aus Leistung und Aufwand (preis) muss stimmen. Wie es einerseits nicht geht, hat Intel mit RAMBUS Teil 1 gezeigt [(viel) zu teuer] und wie es anderseits nicht geht, mit PC100 SD-RAM auf einem Pentium IV Board [(viel) zu lahm] *lol* ;D
PS @ Bokill: ;D
Hannnibal
09.09.2004, 07:40
Moin,
Heißt das den das ebenfalls die northbridge als speichermanager dann wegfallen würde?
Wer Koordiniert dann die Speicherzugriffe?
Was passiert denn wenn mehrer Riegel (eventl verschiedener Herstelller) auf einem board sitzten?
Die module müßten sich dan untereinander verständigen und synchronisieren (für Dual Cahnnel oder interleaving zb).
Also ich stelle mir das nicht sehr einfach vor...Vorallem weil es bei den "dummen" ramriegeln schon oft genug zu inkopatibilietäten kommt.
Ein Integrierter Memvontroller auf der cpu von einem hersteller ist schon nicht ganz problemlos zu handeln...viele controller auf vielen verschieden mobos.
mfg
edit
Falls es PCI-e ähnlich wird, braucht man auch wieder einen Hub der die einzelnen Links unter einen hut bringt -> zwischeninstanz fällt nicht weg -> immernoch nicht so tolle latztenzen wie bei der konkurrenz :) (aber wohl ernome bandbreite...).
mocad_tom
09.09.2004, 10:00
Wäre nicht beides möglich?
Einen sehr schnellen(in Bezug auf Latenz) direkt angekoppelten DDR1 als quasi L3-Cache ersatz. Und ein Bandbreitenmonster in Form des FB-DIMMs. Der FB-DIMM über HTr-zu-FB-DIMM-Bridge an die CPU angekoppelt. Die DDR-Spezifikation wird nochmal etwas aufgebohrt und auf performance getrimmt, hier darf die Fertigung ruhig etwas teurer ausfallen. Man steckt sich dann einen 128MB-Extreme-DDR1-Riegel ins System und 4GB FB-DIMM, die auf günstige Chips basieren können.
Vielleicht sogar direkt auf das MB gelötete Speicherchips - gabs zu Pentium 1 Zeiten auch schon. Was in der DDR-Spezifikation steckt sieht man an den Grafikkarten.
Grüße,
Tom
Dresdenboy
09.09.2004, 10:49
Einfach der Vollständigkeit halber ein paar INQ-Artikel:
Intel FB-DIMMs to offer real memory breakthroughs - Part One Fully buffered DIMMs take shape (http://www.theinquirer.net/?article=15167)
There's magic in the Intel FB-DIMM old buffer - Part Two Memory technologies (http://www.theinquirer.net/?article=15189)
The beauty of Intel's FB-DIMM architecture - Part Three Conclusion (http://www.theinquirer.net/?article=15214)
Hannnibal
09.09.2004, 11:20
Moin,
der 3. link geht nicht...
http://www.theinquirer.net/?article=15214
mfg
HenryWince
09.09.2004, 11:22
@Bokill
> 1. Wird der Vorschlag Erfolg haben?
Höchstwahrscheinlich ja!
> 2. Sind die technischen Vorteile wirklich überzeugend?
Ja.
> 3. Werden damit wirklich die Latenzen verkürzt? Wie ist es mit stark fragmentierten Speicherzugriffen?
Nein, die Latenzen sind natürlich größer als beim direkten Ansprechen des Speichers (s.u.). Trozdem kann man einen "Latenzgewinn" feststellen wenn die Bandbreite steigt -- und zwar wenn man Systeme mit gleich vielen IO-Leitungen vergleicht. Ist ja auch logisch ein DC-DDR2 System ist halt einem 6-Channel FB-DIMM System unterlegen :-) Ein weiterer Punkt ist, dass FB-DIMM outstanding Reads/Writes unterstützt -- das hilft auch Latenz zu verstecken.
> 4. Ist die Hoffnung realistisch innerhalb von 1 Jahr dieses einzuführen?
Ja. Die AMB Chips dürften mittlerweise verfügbar werden.
> 5. Welche weiteren Motive treiben Intel?
- Höherer Bandbreitenbedarf (=> Tukwila, Dual-Core Xeon, etc.)
- Mehr Memory Kapazität
> 6. Ist mit einem deutlichen Architekturbruch innerhalb der nächsten 2 Jahre seitens Intels zu rechnen?
Damit kanst du rechnen, das wird dann der Unterbau der gemeinsamen IA64/Xeon Platform sein.
@rkinet
> Also, zunächst wurde mit HTr 2.0 ein Kommunikationsprotokoll optimiert für PCI-Express eingeführt.
Das spielt in diesem Zusammenhang keine Rolle.
> Heutige CPUs leiden wahrlich NICHT unter einem zu langsamen Memory
*Brüll* Der war gut.... Rat mal warum wir heute schon 3-4 Stufige Cache-Hierarchien haben?
BTW. Was soll FastSpeed Ram sein???
@Slider
> Einen RAM Contoller im RAM Modul? Hab ich das richtig verstanden?
Nope, der MC ist weiterhin "dahinter". Auf einem FB-DIMM gibts aber einen AMB (Advanced Memory Buffer) Chip, der kovertiert die seriell übertragenen Steuerkomandos wieder in entsprechende Memory-Signale und entsprechend die Daten ebenso.
@Latenzen
http://www.theinquirer.net/?article=15189
Weitere Details siehe:
http://www.memforum.org/tech/fb_dimm/
HenryWince
09.09.2004, 11:23
Shit, zu langsam ;-)
Hannnibal
09.09.2004, 11:38
Moin,
ich habe es irgendwie überlesen oder so, aber sind die FB speicher über einen HUB angebunden?
Oder werden die einzelnen Lanes der Links dierekt zur CPU geführt ???
mfg
HenryWince
09.09.2004, 11:55
@Hannnibal
Die Lanes terminieren am MemoryController -- wo der ist bleibt offen. D.h. es kann sowohl eine klassische Northbridge oder eine CPU (integrierter MC) sein. Früher oder später wird Intel den MC in die CPU integrieren. Beim Itanium dürfte das mit dem Tukvila passieren.
Dresdenboy
09.09.2004, 12:28
Original geschrieben von Hannnibal
Moin,
der 3. link geht nicht...
http://www.theinquirer.net/?article=15214
mfg Danke, ist nun korrigiert. Da hatte sich etwas anderes ins Clipboard geschlichen, bevor ich das KeyText-Macro startete *g*
Original geschrieben von mocad_tom
Wäre nicht beides möglich?
Einen sehr schnellen(in Bezug auf Latenz) direkt angekoppelten DDR1 als quasi L3-Cache ersatz. Und ein Bandbreitenmonster in Form des FB-DIMMs. Der FB-DIMM über HTr-zu-FB-DIMM-Bridge an die CPU angekoppelt. Die DDR-Spezifikation wird nochmal etwas aufgebohrt und auf performance getrimmt, hier darf die Fertigung ruhig etwas teurer ausfallen. Man steckt sich dann einen 128MB-Extreme-DDR1-Riegel ins System und 4GB FB-DIMM, die auf günstige Chips basieren können.
Vielleicht sogar direkt auf das MB gelötete Speicherchips - gabs zu Pentium 1 Zeiten auch schon. Was in der DDR-Spezifikation steckt sieht man an den Grafikkarten.
Grüße,
Tom
Das klingt interessant und erinnert man an die früher mal aufgelöteten Caches auf den MoBo und im Endeffekt wäre dein "Extreme-DDR1-RAM" dann auch quasi nur eine weitere Art Cache also so wohl nicht wirklich sinnvoll...
p4z1f1st
09.09.2004, 15:02
ich spring ma mit meiner Frage (wie immer ;D) wieder bissl ausm definitvem Thema, aber gibts eigentlich was neues von Rambus' XDR samt Kentrons neu aufgefasstem QDR-verfahren? ;D
FB-DIMM - heiße Server-Luft only ? !
http://marketwatch-cnet.com.com/Itanium+not+meeting+Intel%2527s+goals/2100-1010_3-5349588.html?type=pt&part=marketwatch-cnet&tag=feed&subj=news
(unten)
Zitat:
Talwalkar (general manager of Intel's Enterprise Platform Group) also demonstrated a faster memory technology called FBD--short for "fully buffered DIMM" (double inline memory module)--that will debut "in the first part 2006" in dual-processor servers , he said. FBD, which grafts onto existing DDR2 (Double Data Rate 2) memory chips, transmits data to and from memory modules using a serial interface that can operate at higher speeds than the prevailing parallel method.
Also, Intel würde doch nie, niemals einen neuen Socket bei Servern einführen ...
Nun, gierig nach Daten ist der Dual-Core Itanium, da wäre FB-DIMM nicht schlecht.
Auch sollten ja Xeon und Itanium eine gemeinsame Plattform erhalten, wieso dann nicht gleich was mit FB-DIMM ?
Ein ähnliches Protokoll noch zwischen zwei Sockets angebracht und PCIe direkt als Pegel aus der CPU heraus geführt - sorry leicht Intel-optimiert, damit man noch eine Intel-Northbridge benötigt.
Nicht schlecht die Idee - oder ?
HenryWince
10.09.2004, 12:34
@p4z1f1st
> gibts eigentlich was neues von Rambus' XDR samt Kentrons neu aufgefasstem QDR-verfahren?
Nicht wirklich. Zu QBM siehe: http://www.xbitlabs.com/articles/editorial/display/news28_glance_7.html
@all
FB-DIMMs make surprise appearance: http://www.theinquirer.net/?article=18358
@HenryWince
Wenn ich dich Recht verstehe, dann ist DDR2 für AMD so gesehen eigentlich überflüssig, falls FB-Dimm wirklich 2005 eingeführt wird ... oder liege ich da vollkommen neben der Spur?
Betonung liegt auf FALLS ... da glaube ich nicht so Recht dran. 2007 hingegen hat intel das Verschmelzen der Itanium und P4 Plattformen verkündet (schon vor einem halben Jahr).
MFG Bokill
Original geschrieben von rkinet
Natürlich wird eine CPU mit L3 schneller.
wenn das so wäre bräuchte man auch keinen cache! und jetzt stell mal bei dir deinen cache aus und dann behaupte das nochmal *g*
Aber selbst bei eine sehr schnellen Hauptspeicher auf L2-Niveau incl. dessen Latenzzeiten, bleibt es ein Faktum, daß CPUs weitgehend Programmschleifen abarbeiten oder vielfach auf Grafikkarten etc. warten.
Die Steigerung um gut 10% beim P4-EE ist beachtlich, aber ein Super Hauptspeicher würde irgendwo zwischen 10-20% (bzw. ca. 0-10% im Vergleich zu L3) landen bei extremen Kosten.
Daher: kein Leiden, sondern eine gemäßigte 'Verlangsamung' des Systems.
Außere bei HighEnd Systemen, brächte RAM-Optimierung, Grafikkarte oder CPU-Takt da mit bescheidenerem Aufwand mehr.
*lol* *lol* *lol*
geh mal lieber von so mindestenz 30-40 prozent aus. schau mal wieviel mehrleistung der integrierte memory controler schon bringt im vergleich mit dem northbridge system! und da hast du immernoch die sache das du nur nach jedem 6. - 8. ram-takt + latenz EINEN zugriff hast.
wenn die daten auf die man zugreift dann noch verstreut sind prost mahlzeit!
es gibt anwendungen bei denen könnte man weit über 100 prozent rausholen
wenn man keine latenzen hätte und der speicher mit prozessortakt laufen würde, sozusagen wie ein riesiger L3.
die mehrkosten für soetwas wären allerdings ein echtes problem.
wer würde schon 50 000 dollar für so eine cpu ausgeben wenn er für 1000 dollar die hälfte der rechenleistung bekommt? bzw die selbe rechenleistung über ein dualsystem für 2000 dollar hat?
rambus war eine echt super sache! es war zukunftsweisend und wäre wenn es sich durchgesetzt hätte mit DDR2 nicht mehr zu vergleichen es ist eine ganz andere liga.(siehe XDR)
aber der kunde ist einfach nicht bereit gewesen für 5 prozent mehrleistung 70 prozent mehr zu zahlen. der kunde war eben kurzsichtig ihn hat es nur interessiert damals etwas geld zu sparen. das dies langzeitfolgen haben würde (schlechte speichertechniken die nicht gegen schnelle zukunftsweisende) ausgetauscht werden hat ihn nicht interessiert.ram-bus wurde deswegen ja auch sehr spärlich weiterentwickelt weil es so ein "flop" beim endkunden war.
trotz der spärlichen weiterentwicklung ist der neue ram bus nachfolger schon fortschrittlicher als fb-dimm.
Gruß Shdow
Cache, FB-DIMM und DRAM-Controller
Die Daten kommen entweder aus dem Cache oder dem DRAM zum CPU-Core.
Eine gute Northbridge (egal ob CPU-intern oder klassisch extern) kann dabei nur das aus den DRAM herausholen, was die durch eben auch können. Da das DRAM-Prinzip relativ simpel und genormt ist, wirklich kein Hexenwerk.
Die interne Nortbridge beim A64 und Transmeta ist ohne Verluste an die CPU angebunden, die klassischen Designs (So.A, G4/5, P4 u.ä.) verlieren da einiges und unterschiedlich ausgeprägtes durch die externe Northbridge.
Der So.A ist im Prinzip heute überlastet und kann mit Dual-RAM nicht wirklich was anfangen.
Beim P4, Xeon, Itanium und P-M ist es in der Verbindung CPU-Northbridge, die schwächelt. Besonders die zusätzlichen max. knapp 6 GByte/s durch PCIe bei einem eigendlich nur 6-8 Gbyte/s (8 = FSB1066) performanten Bus ist eine schlimme Drossel für die nahe Zukunft.
Im Prinzip muß Intel hier entflechten und auch die Anbindung von Northbridge-Teilaufgaben an die Speicherriegel direkt einführen.
Für AMD ist sowohl DDR-II, als auch FB-DIMM kein wirklich interessanter Ansatz.
Aber vielleicht fällt den Speicherherstellern noch was brauchbares ein - was optisches ?
Cache intern: Je schlechter die Anbindung der DRAMs an die CPU ist, desto wichtiger ist der interne Cache für eine CPU. Bei Mobil-Chips zeigt sich dies besonders deutlich, da hier mehr FSB eben auch mehr Watt bedeutet.
-------------------
ab 2006:
Intel: DDR-III 1066 löst DDR-II ab.
http://www.tecchannel.de/news/hardware/17201/index.html
Hannnibal
11.09.2004, 12:20
Original geschrieben von rkinet
Bei Mobil-Chips zeigt sich dies besonders deutlich, da hier mehr FSB eben auch mehr Watt bedeutet.
Moin,
hast du dazu irgendwelche quellen oder links dazu?
Wo wird der Verbrauch erhöht?
Der höhere takt bei Ram/~Controller oder zielst du auf die bessere auslastung der funktionseinheiten beie hörem speichertakt ab?
(das würde ja durch den größeren cache kompensiert).
mfg
HenryWince
11.09.2004, 14:59
@bokill
> DDR2 für AMD überflüssig?
Meine Meinung dazu:
AMD hat DDR2 sicher schon komplett in den Memmory-Controller integriert und kann je nach Lage sehr schnell neue Prozessoren mit dieser Speichertechnik anbieten. Im Augenblick sehe ich noch keinen Bedarf für DDR2. Erst mal muss sich DDR2-533 oder besser noch DDR2-600 etablieren UND Intel muss entsprechend schnelle CPUs bringen. Das erste erwarte ich für nächstes Jahr, das zweite frühestens ende nächsten Jahres, bis da hin glaube ich, dass AMD bei DDR1 bleiben wird.
Je nach dem wie schnell DDR3 zur Marktreife gelangt könnte man sich sogar vorstellen das DDR2 von AMD ganz ausgelassen wird -- auf jeden Fall würde dann ein Mainboardwechsel nötig werden -- da glaube ich, dass AMD versuchen wird die jetzigen Plattformen so lange zu nutzen wie irgend möglich.
FB-DIMM ist im Moment erst mal eine Servertechnologie, trozdem wird der Bandbreitenbedarf eines K9 sicher ziemlich hoch sein, deshalb ist es durchaus denkbar dass dann vieleicht sogar die Desktopprodukte damit ausgerüstet werden.
Um auf FB-DIMM umzurüsten müsste AMD den DCT durch eine FB-DIMM taugliche Variante ersetzen, daran werden sie sicher schon werklen.
Ich tippe darauf, dass die K9-Profilinie mit 6-8 Channel FB-DIMM Support aufwarten wird. D.h. erste FB-DIMM Produkte von AMD könnte man so Ende 2006 erwarten -- Engineering Samples entsprechend früher.
> falls FB-Dimm wirklich 2005 eingeführt wird ...
Du brauchst schon recht lange Vorlaufzeiten um System-Validation zu betreiben -- schau doch blos mal seit wann es DDR2 Memory gibt und wann DDR2 Chipsets und Mainboards auftauchen werden. Deshalb glaube ich ziemlich sicher an erste FB-DIMM Produke in 2005.
Original geschrieben von Hannnibal
Moin,
hast du dazu irgendwelche quellen oder links dazu?
Wo wird der Verbrauch erhöht?
Hab keine Quellen griffbereit.
Es war einmal von 2-3 Watt zusätzlich im Gespräch.
(AMD taktet bei Mobil-CPUs das DRAM bei IDLE und Vollast unterschiedlich schnell, der I/O-Takt kann also nicht ohne Einfluß sein)
Direkt wird man 400/533 aber eh nicht vergleichen können:
http://www.computerbase.de/news/hardware/prozessoren/intel/2004/september/idf_erste_benchmarks_notebook-zukunft/
Intel baut bei FSB533 gleich Dual-RAM ein mit DDR-II 533.
DDR-II senkt den Strombedarf, zwei Riegel gleichzeitig im Zugriff dürften die Einsparung aber wieder kompensieren. Was dann noch auf FSB533 entfällt ist schwer zu sagen.
Im Unterschied zu Computerbase betrachte ich aber den Alviso als sinnvoll.
Die hohe Bandbreite ist gut für die integrierte Grafik und der Performance-Überfluß beim Dual-DRAM mildert etwas die Latenzzeit.
Wahrscheinlich brauch der Alviso bei Vollast mehr Strom, aber man wird wohl bei Teillast heruntertakten und so die bisherigen Batterielaufzeiten einhalten können.
Jo die Vermutung, das eine Variante beim K9 mit FB-Dimm gebacken wird halte ich für sehr wahrscheinlich. Der Vorteil von FB-DIMM ist ja nicht Latenz, sondern die fast beliebige Erweiterung von Speicherbänken.
Für grosse Systeme durchaus sinnvoll, aber für den Normuser?
DDR3? DDR2? ...
Ich glaube kaum, dass AMD den Vorteil eines integrierten Speicherkontrollers in dem CPU-Kern aufgeben will, eben wegen der kurzen Latenzen.
Auf Herstellerseite neben intel habe ich bisher kaum etwas gehört. Daher scheint es mir hochgradig unwahrscheinlich, dass FB-Dimm real auf dem Markt erscheinen wird. SIS & VIA und Co hätten da nun auch schon Unterstützung signalisieren müssen. Und bislang waren weniger Profi-Server/Workstations, sondern der Normuser Massenwegbereiter für neue Technologien!
Ich halte es eher für denkbar, dass DDR1 länger leben wird, wie vor Jahrenden beabsichtigt ... wäre ja nicht das erste Mal, dass eine Speichertechnologie länger überlebt wie geplant.
MFG Bokill
p4z1f1st
12.09.2004, 21:49
ich bin mir ziemlich sicher, dass DDR1 erst dann verschwindet, wenn eben AUCH AMD miteinlenkt....und das wird vemrutlich erst ab DDRII-667 stattfinden, da dann wenigstens die rohe Bandbreite des hohen Taktes den Verlust durch die höheren Latenzen ausgleicht.....
und ich stell ma wieder ein Gerücht auf, dass AMD erst garnet mit DDRII-533 anfangen wird, sondern erst ab 667 8) ;D (da könnt ich meine rechte Arschbacke für verwetten....abwärtskompatibel ja, aber nicht damit beginnen....;))
Nachdem Intel nur den P4-XE mit FSB1066 anbieten wird, auch in den ersten Monaten 2005 Einführung P4-E 6xx 2MB Reihe, wird sich DDR-II nur schleppend etablieren.
DDR-II 533 zahlen und gerade mal mit DDR-I 400 Geschwindigkeit arbeiten, das dürfte am Markt sich nicht so schnell durchsetzten.
Bleibt noch der FSB533 Pentium M ab 2005 mit Dual-Channel und 2* DDR-II 533 - nur die kann nur die onboard Grafik nutzen.
Es erinnert bei DDRII immer mehr an RAMBUS
- der Liebling aller Tester abert im Laden wie Blei.
Tippe mal, Intel hat intern seinen Absatzzahlen für DDR-II schon kräftig gestutzt.
Da wird dann die Diskussion um DDR-II 667 o. 800 schon akademisch ...
Für So.940 ist das Thema wohl erledigt - reg DDR-I dürften auch beim Dual-Core Opteron angesagt sein.
Der erste Nutznieser von 667/800 wäre der Toledo, vielleicht wartet AMD aber auch erst noch 65nm ab - oder eben Nachfolgetechnologien zu DDR-II.
Starcraftfreak
12.09.2004, 22:05
Original geschrieben von rkinet
oder eben Nachfolgetechnologien zu DDR-II.
Das glaube ich eher. Ersten Meldungen zufolge soll DDR3 wieder geringere Latenzen zulassen, die Spannung weiter senken und noch höher getaktet sein.
p4z1f1st
12.09.2004, 22:24
also, von DDR3 hab ich net ma eine Spec gehört/gelesen/ge-etc....
ich hoffe immernoch wie ein verrückter auf XDR von RAMBUS *chatt*
btw hat einer nu irgendwelche Specs zu DDR3 :)
PuckPoltergeist
12.09.2004, 22:42
Original geschrieben von p4z1f1st
ich hoffe immernoch wie ein verrückter auf XDR von RAMBUS *chatt*
Ich nicht! Die Blutsauger sollen den Löffel abgeben.
mtb][sledgehammer
12.09.2004, 23:56
Original geschrieben von PuckPoltergeist
Ich nicht! Die Blutsauger sollen den Löffel abgeben. "zustimm"
Ein Siegeszug von RAMBUS wäre IMO das schlechteste, was dem Kunden passieren könnte: Wären erstmal alle von dieser Technologie abhängig, wäre es durchaus denkbar, dass RAMBUS an der Lizenzschraube dreht und so die Preise nach oben zieht.
Wie fatal eine Abhängigkeit sein kann, hat Intels RAMBUS Allianz gezeigt. Im Prinzip war Intel von der Einführung des i820 bis zum Erscheinen des i845 handlungsunfähig.
@mtb][sledgehammer
Ein Siegeszug von RAMBUS wäre IMO das schlechteste, was dem Kunden passieren könnte: Wären erstmal alle von dieser Technologie abhängig, wäre es durchaus denkbar, dass RAMBUS an der Lizenzschraube dreht und so die Preise nach oben zieht.
Wie fatal eine Abhängigkeit sein kann, hat Intels RAMBUS Allianz gezeigt. Im Prinzip war Intel von der Einführung des i820 bis zum Erscheinen des i845 handlungsunfähig.
Jupp! :)
Deswegen wird RAMBUS die nächsten 20 Jahre (eine IT-Ewigkeit) sicherlich keinen Speicherstandard seztzen. Durch deren Marktpolitik sind sie zu einem Parier geworden. Und intel wird sich niemals technologiesch wieder so eng an eine Firma koppeln. FB-DIMM wird ja sozusagen in einem Pool als möglicher Standard vorgeschlagen.
Ich vermute intel bietet FB-DIMM ähnlich (von den Lizenzen) so an, wie das Hypertransport-Konsortium die Hypertransport-Link-Technologie.
Rambus entwirft sozusagen eigentlich nur für geschlossene Systeme (Firmenauftragsarbeit, Konsolen) an sich sind sie ja nicht zu verachten. Toshiba und Co arbeiten ja mit Rambus an Projekten immer noch zusammen.
MFG Bokill
PuckPoltergeist
13.09.2004, 20:07
Original geschrieben von Bokill
Deswegen wird RAMBUS die nächsten 20 Jahre (eine IT-Ewigkeit) sicherlich keinen Speicherstandard seztzen.
Firmen sollten niemals Standards setzen, es sei denn, sie geben alles was dazu gehört frei. Alles andere ist schädlich für die Kunden und nützt nur ein paar zockenden Aasgeiern an der Börse.
Rambus entwirft sozusagen eigentlich nur für geschlossene Systeme (Firmenauftragsarbeit, Konsolen) an sich sind sie ja nicht zu verachten. Toshiba und Co arbeiten ja mit Rambus an Projekten immer noch zusammen.
Die Technologie dieser Firma ist ja auch durchaus interessant und bietet bestimmt einiges an Potential. Aber man sieht ja, was daraus wird, wenn so eine Technologiefirma von Anwälten geleitet wird. :[
p4z1f1st
13.09.2004, 21:26
wenn wir bei RAMBUS sind...
http://www.xbitlabs.com/news/memory/display/20040913081616.html
Starcraftfreak
13.09.2004, 21:54
Von der Marktpolitik von RAMBUS halte ich ebensowenig wie die meisten hier. Aber den RAM mit einer Point-to-Point Verbindung anbinden, das sollten andere abkupfern. Das wäre mit HTr bestimmt ohne weiteres möglich.
Treverer
09.10.2004, 14:15
ich glaube nicht, daß dieser link schon gepostet wurde:
http://www.memforum.org/tech/fb_dimm/OSA_S008_FB-DIMM-Arch.pdf
die erst 1999 beginnenden hochrechnungen (die eingezeichneten pfeile!) sind bezeichnend unpräzise, d.h. da wird eher propaganda für ram-wechsel gemacht, denn objektiv mit den vorhandenen werten argumentiert. aber es ist dennoch sehr interessant, was man so für zahlen und erklärungen dort zu sehen bekommt...
richtig interessant werden aber erst die technischen erklärungen...
allein der vergleich der benötigten kontakte ca. 70 vs. 240 bei ddr2 :o
edit1:
ach, ich sehe gerade, manche der grafiken finden sich auch hier. aber auch das ganze pdf-file? mal schauen...
edit2:
amd sollte doch einfach folgenden weg gehen:
- die jetztigen ahtlon64s werden nur für ddr1 gebaut, wobei ddr1 eben doch noch höhere taktungen bekommt als reale 200mhz. ddr2 fällt einfach aus, ddr3 auch, denn sie benötigen es nicht. ab 2006 auch hier der übergang zu fb-dimm, nämlich mit einführung des dual-core auch für desktops...
- für opterons gilt das gleiche, ABER der memory controller der dual-core-opterone wird weiter entwickelt, um server mit fb-dimm zu basteln...
in 2008 wird es dann heißen, hätten sie doch nur auf mich gehört... *buck*
Treverer
09.10.2004, 14:52
Original geschrieben von HenryWince
Shit, zu langsam ;-)
tja, ich glaube JETZT verstehe ich endlich diese bemerkung.... :]
auch ich war im grunde zu langsam, aber bokill hätte damals ja auch wirklich einen direkten link setzen können auf das pdf...sonst gibt er sich ja auch immer mühe ;)
@Treverer
Ich erzähle viel (wenn der Tag lang ist) ... aber nicht alles ;)
THX für dein Lob 8)
Das PDF ist aber wirklich nett und eine gute Ergänzung :) :) :)
Ich wundere mich nur, dass eine offensichtliche Theadleiche mit Postingschimmel wieder zu vollem Glanze aufpoliert wurde, freut mich ;D
MFG Bokill
Treverer
09.10.2004, 16:59
Original geschrieben von Bokill
@Treverer
Ich erzähle viel (wenn der Tag lang ist) ... aber nicht alles ;)
THX für dein Lob 8)
Das PDF ist aber wirklich nett und eine gute Ergänzung :) :) :)
Ich wundere mich nur, dass eine offensichtliche Theadleiche mit Postingschimmel wieder zu vollem Glanze aufpoliert wurde, freut mich ;D
MFG Bokill
willst du mir also erzählen, du kanntest das pdf noch nicht? obwohl dein obiger link über eine ecke eben genau auch auf dasselbe pdf führte? hast du selbst nicht gelesen, sondern nur das 12mb video geschaut? *lol*
mtb][sledgehammer
09.10.2004, 17:07
Tja so ist das eben: was nichts neues gibt, wird gerne altes als neues präsentiert ;) Spaß beiseite, ein Grund mal wieder darüber zu dieskutieren :D
Ich habe mir nun überlegt, was der größte Vorteil dieser Technologie ist. Und der ist es, möglichst viel RAM mit möglichst großer Bandbreite mit einem einzigen Chip zu verbinden. Für mich klingt das ein wenig, als ob für Intel das Thema integrierter Speichercontroller uninteressant ist. Denn der integrierte Controller bietet genau diese Vorteile. Allerdings erspart man sich (beim intgrierten Controller) einen Extrachip, der Datenrateten von sehr vielen GB/s an CPUs weiterleiten muss.
Die Frage ist nun, ob es sich für den Opteron lohnt, wenn man 200-300 Leitungen um den Sockel sparen kann. Da es sich bei den Serverboards sowiso um teure Platinen handelt, bin ich mittlerweile der Meinung, dass dort keine Kostenvorteile entstehen.
@Treverer
willst du mir also erzählen, du kanntest das pdf noch nicht?
Doch doch ... frage bitte nur nicht in welchem Ordner ;D
Aber der Link zum Forum ist ganz nett ;D
http://www.memforum.org/memorybasics/
Da ist auch das besagte Video (http://www.memforum.org/data/fbdmedium.zip) drin
sowie weitere Infos zu DDR2 PDF (http://www.memforum.org/memorybasics/ddr2/DDR2_Whitepaper.pdf)
MFG Bokill
HenryWince
11.10.2004, 10:14
@mtb][sledgehammer
> Ich habe mir nun überlegt, was der größte Vorteil dieser Technologie ist. Und der ist es, möglichst viel RAM mit möglichst großer Bandbreite mit einem einzigen Chip zu verbinden.
... und dabei mit möglichst wenigen Leitungen auszukommen
> Für mich klingt das ein wenig, als ob für Intel das Thema integrierter Speichercontroller uninteressant ist. Denn der integrierte Controller bietet genau diese Vorteile.
Du brauchst nach wie vor die Speicherkontroller Logik (=MCT in Hammerterminologie), was wegfällt bzw. ersetzt wird ist das physikalische Speicherinterface (=DCT in Hammerterminologie).
D.h. Intel muss entweder die Speicherkontroll-Logik in die CPU integrieren (extrem wahrscheinlich) oder nach wie vor in der NB belassen.
> Allerdings erspart man sich (beim intgrierten Controller) einen Extrachip, der Datenrateten von sehr vielen GB/s an CPUs weiterleiten muss.
Wobei sich dieser Nachteil mit PCIe als Chip-to-Chip Interface weniger ins Gewicht fällt.
> Die Frage ist nun, ob es sich für den Opteron lohnt, wenn man 200-300 Leitungen um den Sockel sparen kann.
Ja, und zwar dann, wenn der Bandbreitenbedarf des Opteron nicht mehr durch sein direktes Dual-Channel Speicherinterface gedeckt werden kann => Spätestens mit höher getakteten Dualcore-CPUs ist das der Fall. IMO spricht viel dafür das ein K10 mit 6 FB-Channels umgehen wird.
@p4z1f1st
> also, von DDR3 hab ich net ma eine Spec gehört/gelesen/ge-etc....
Kein Wunder, die Spec ist ja noch im entstehen. Das erste öffentliche Release wird es wohl gegen Ende 2005 geben. Siehe auch http://www.jedec.org/Home/press/press_release/ddriii.pdf
> btw hat einer nu irgendwelche Specs zu DDR3
Bisher sind folgende Infos durchgesickert (alles Preliminary):
- Senkung der Betriebsspannung auf 1.5 - 1.2V (=> Energieersparnis)
- On-DIE-Termination mit Pseudo-Open-Drain (POD) Technik (=> geringere statische Verlustleistung durch Terminierung)
- Unidirectional R/W-Strobes (=> kürzere Preamble)
- Nur noch Interleaved Mode, kein Sequential Output Mode mehr (=> einfachere Speicherkontroller-Logik)
- SLT (Short-Loop-Through) Technik für Daisychaining von bis zu 8 Speichermodulen pro Kanal (=> Noise Reduction; höherer Speicherausbau).
- DDR-III Chips sollen erst mal mit Datentransferraten von 800Mbits/s auf den Markt kommen, später soll die Datenrate dann auf 1.5Gbits/s steigen.
- Die Speicherdichte der ersten DDR-III Generation wird mit hoher Wahrscheinlichkeit bei 4Gbits liegen.
Mal so nebenbei: Kann man eigentlich DDR2-Speicher auf GraKas mit DDR2 auf RAMs vergleichen bzw welche Unterschiede gibts da..?
Der Hauptunterschied wird wohl sein, dass der GraKa-RAM (elektrisch) wesentlich kürzer angebunden ist und somit die "Achillesferse" Latenzen wegfällt.
Aber genaueres können sicher die geeks sagen.;)
Original geschrieben von derDUKE
Der Hauptunterschied wird wohl sein, dass der GraKa-RAM (elektrisch) wesentlich kürzer angebunden ist und somit die "Achillesferse" Latenzen wegfällt.
Aber genaueres können sicher die geeks sagen.;)
Ja also ich meine jetzt wirklich die Chips selbst. Klar sind bei RAM-Modulen die Leitungen deutlich länger und die Daten werden komplizierter durchgeschleust..
HenryWince
11.10.2004, 21:06
@RavenTS
> Kann man eigentlich DDR2-Speicher auf GraKas mit DDR2 auf RAMs vergleichen bzw welche Unterschiede gibts da.?
Prinzipiell ist die Technologie die gleiche, aber da GDDR2 Chips schon lange vor der Verabschiedung der DDR-II Spec auf dem Markt waren gibt es verschiedene inkompatible Versionen davon. Hauptsächlich findet man die Unterschiede bei der Clock distribution und bei der Versorgungsspannung, da gibt es z.B. GDDR2 Parts die Single DQS haben und andere die differential DQS verwenden. Das wird bei GDDR3 besser sein, da haben sich die Hersteller schon auf eine Spec geeinigt. Ein wesentlicher Unterschied von GDDR3 zu DDR3 ist die Versorgunsspannung: 1.8V vs. 1.2-1.5V
Das die Speicherchips schäf
BTW. Das GDDR2 und GDDR3 schneller getaktet werdern können (=> höhere Bandbreite) liegt daran, daß sie nur Point-to-Point verschaltet werden. D.h. dafür man DIMMs statt fest eingelöteter Chips in PC's als Hauptspeicher verwendet zahlt man einen Bandbreitenpreis von fast 50%.
Original geschrieben von HenryWince
@RavenTS
> Kann man eigentlich DDR2-Speicher auf GraKas mit DDR2 auf RAMs vergleichen bzw welche Unterschiede gibts da.?
Prinzipiell ist die Technologie die gleiche, aber da GDDR2 Chips schon lange vor der Verabschiedung der DDR-II Spec auf dem Markt waren gibt es verschiedene inkompatible Versionen davon. Hauptsächlich findet man die Unterschiede bei der Clock distribution und bei der Versorgungsspannung, da gibt es z.B. GDDR2 Parts die Single DQS haben und andere die differential DQS verwenden. Das wird bei GDDR3 besser sein, da haben sich die Hersteller schon auf eine Spec geeinigt. Ein wesentlicher Unterschied von GDDR3 zu DDR3 ist die Versorgunsspannung: 1.8V vs. 1.2-1.5V
Das die Speicherchips schäf
BTW. Das GDDR2 und GDDR3 schneller getaktet werdern können (=> höhere Bandbreite) liegt daran, daß sie nur Point-to-Point verschaltet werden. D.h. dafür man DIMMs statt fest eingelöteter Chips in PC's als Hauptspeicher verwendet zahlt man einen Bandbreitenpreis von fast 50%.
Ah ja sehr interessant..thanks!
mocad_tom
12.10.2004, 16:49
Original geschrieben von RavenTS
Original geschrieben von mocad_tom
Wäre nicht beides möglich?
Einen sehr schnellen(in Bezug auf Latenz) direkt angekoppelten DDR1 als quasi L3-Cache ersatz. Und ein Bandbreitenmonster in Form des FB-DIMMs. Der FB-DIMM über HTr-zu-FB-DIMM-Bridge an die CPU angekoppelt. Die DDR-Spezifikation wird nochmal etwas aufgebohrt und auf performance getrimmt, hier darf die Fertigung ruhig etwas teurer ausfallen. Man steckt sich dann einen 128MB-Extreme-DDR1-Riegel ins System und 4GB FB-DIMM, die auf günstige Chips basieren können.
Vielleicht sogar direkt auf das MB gelötete Speicherchips - gabs zu Pentium 1 Zeiten auch schon. Was in der DDR-Spezifikation steckt sieht man an den Grafikkarten.
Das klingt interessant und erinnert man an die früher mal aufgelöteten Caches auf den MoBo und im Endeffekt wäre dein "Extreme-DDR1-RAM" dann auch quasi nur eine weitere Art Cache also so wohl nicht wirklich sinnvoll...
Mit GDDR3-Chips als L3-Cache hört sich doch mein Vorschlag gleich viel schöner an.
Z.B. wird der Speicher der Gainward Ultra2400 GLH wie folgt betrieben:
1,6ns bei 600MHz realem Takt also DDR3-1200
256MB direkt auf das Board gelötet, nahe dem Sockel und die Latenzen des FB-DIMM würden nicht mehr stören.
Grüße,
Tom
HenryWince
12.10.2004, 20:38
> [DDR als L3 Cache] Mit GDDR3-Chips als L3-Cache hört sich doch mein Vorschlag gleich viel schöner an.
Ihr vergesst, dass zu einem Cache nicht nur der normale Speicher für die Daten gehört, sondern auch noch Speicher für die Tags und die Vergleichslogik.
Beim Zugriff kostet das Auslesen der Tag-Rams und die Komperatorlogik Zeit....
Ein Athlon64 mit DDR400 hat eine durchschnittliche Speicherlatenz von ca. 50ns.
Wenn besagter GDDR3 Speicher wirklich 3x schneller laeuft (unrealistisch weil keine 2-2-2 Speichertimings möglich sind) würde die Speicherzugriffslatenz zwar auf ~17ns fallen, aber da ihr das ja als Cache verwenden wollt sieht die Sache dann anders aus:
Im Best Case (=Hit, CS, etc) kommt man dann auf eine Speicherlatenz L = n x (17 ns + Komperatorlaufzeit) + 17ns. Wobei n auch noch abhängig von der Cachearchitektur (Direct-Mapped, n-way assoziativ) ist (und n>=1). Für den simpelsten Fall eines Directmaped-Cache kommt man dann auf > 34ns.
Im Worst Case (=Miss) sieht das Ganze viel schlechter aus, denn dann darf die CPU erst mal warten bis der L3 einen Miss meldet und kann dann erst auf Hauptspeicher zugreifen. D.h. die Latenz steigt auf > 50+17ns.
So jetzt könnt ihr die Hitrate mal abschätzen und dann ausrechnen, wieviel Performance euch dieser Cache bringt/kostet ;-)
http://www.hardtecs4u.com/?id=1098733175,14679,ht4u.php
2006, wohl Anfang
Dual-Core Server
DDR3 o. DDR2
Tulsa für das zweite Halbjahr 2006 //Dual-Core 65nm.
Gerücht oder real ?
@rkinet
Ob dies nun nur ein Gerücht ist, oder doch mehr, kann ich nicht beantworten. Aber die Stimmen, dass schon 2005 FB-DIMM zu erwarten ist, sind so vom Tisch!
Wenn man dann noch einen Hauch Verzögerung einbaut, so könnte doch was dran sein. FB-DIMM ist ja recht flexibel für die Speicherchiptechnologie. FB-DIMM ermöglicht verschiedenste Speicherchips zu nutzen, ohne dass damit ein sofortiger Schnittstellenwechsel erzwungen wird ...
Enscheidend an FB-DIMM ist ja der Schnittstellen-Chip auf dem Speicherriegel selber! Warum bis dahin nicht DDR3 ... wenn dadurch Fortschritte zu erwarten sind?
Bis dahin hat DDR2 eine gewisse Lebenchance. Und mit dem K9 bzw. dem K10 (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1876067#post1876067) (wer ist nun der wahre Windhund? ) ist dann auch eine andere I/O Technologie und CPU-Sockel angesagt (und weniger Pins/Kontakte werden es sicherlich nicht werden -> elendige Sockel 90x Diskussion).
Absehbar erscheint auch, dass ab 2006/7 Multicore standard sein könnte. Möglicherweise mit SMT. Diese Konzepte schreien nach parallelen Datenströmen, die Latenz könnte demgegenüber etwas "unwichtiger" werden.
MFG Bokill
http://www.hkepc.com/bbs/viewthread.php?tid=235855
Bild: http://www.hkepc.com/bbs/attachments/IyS6_necfbdimm.jpg (lädt langsam)
Hier bestätigt sich, daß der DDR-II Socket weiterverwendet wird.
Meiner Meinung nach strebt Intel ein Kombi-Design von DDR-II und FB-Controller an, das dann eben auch DDR-II ansteuern kann - vielleicht mit geringer Vcc.
Die Vcc Absenkung auf PCIe (bzw. ähnlich HTr) Niveau ist wohl der Hauptunterschied zwischen konvetionellen Konzepten und dem FB-DIMM.
Die DRAM-Chips sind über kurze Entfernungen mit dem FB-DIMM Kontroller verbunden und können mit 1,8 V und einem simplen Protokoll atbeiten.
Die FB-DIMM Kontroller arbeiten mit deutlich abgesenkter Spannung, also höheren Taktraten.
Das Protokoll ist komplexer und man kann Fehlerkorrektur bzw. einen intelligente elektrische Verbindung (variable Abschlusswiderstände etc.) integrieren.
FB-DIMM und DDR-II wären dann ein Paket, daß Intel vielleicht auch schon 2005 mit den nächsten Chipsätzen für So.775 / Dual-Core geeignet einführt.
Im Prinzip ist FB-DIMM eine Variante von PCIe und somit Standard-Technologie für Intel.
Für AMD wäre diese Technik auch gut umsetbar, wobei die im schlimmsten Falle eben spezielle DDR-II/FB-DIMM CPUs bringen müßten.
Allerdings könnte ich mir gut vorstellen, daß AMD Kombicontroller für DDR-I/DDR-II/FB-DIMM anbieten würde, da die größten eletrischen Unterschiede beim Übergang DDR-I u DDR-II erfolgen, was aber beherrschbar ist.
Latenzzeit und FB-DIMM ?
Wahrscheinlich ist eher das DRAM, als das FB-DIMM Design hier bestimmend.
Ein FB-DIMM mit DDR-III/800 dürfte aber nicht schlechter wie DDR-I 400 sein.
@rkinet
THX
Uuups ... da sind ja schon verschiedene Firmen am Ball.
MFG Bokill
Original geschrieben von Bokill
@rkinet
Ob dies nun nur ein Gerücht ist, oder doch mehr, kann ich nicht beantworten. Aber die Stimmen, dass schon 2005 FB-DIMM zu erwarten ist, sind so vom Tisch!
http://www.tecchannel.de/hardware/1341/index.html
JEDEC verabschiedet BIS 2005 in Zusammenarbeit bis 2005 den neuen FB-DIMM Standard - Daten s. Link
Intel AMFANG 2005 mit ersten Modellen http://www.tecchannel.de/hardware/1341/9.html
Die Info JEDEC plant in Zusammenarbeit mit Intel, diese neue Generation von Speichermodulen bis 2005 als Standard zu verabschieden.
Nur weil 2005 ein Standard existiert bedeutet dies noch lange nicht deren Marktausbreitung.
Hättest du den Text weiter gelesen so hättest du auch dieses gesehen ...
Erste serienreife Chipsätze mit der entsprechenden Speicherunterstützung werden ab Anfang 2006 erwartet. Dazu zählt Intels Bayshore-Chipsatz, der Itanium-Prozessoren und FB-DIMMs mit DDR2-SDRAM unterstützt.
http://www.tecchannel.de/hardware/1341/9.html
Aber es ist schon von der Verdrahtung ein vielversprechender Standard keine Frage ... Routingvergleich auf dem Mainboard (http://www.tecchannel.de/hardware/1341/images/0014983_PIC.jpg).
Das bedeutet einen entscheidenden Schritt, weg vom alten parallelen Konzept hin zum seriellen Bus.
Die entscheidende Neuerung an der FB-DIMM-Technologie ist die Einführung der seriellen Datenübertragung über differenzielle Leitungspaare. Damit beeinflusst es grundlegend die FB-DIMM-Bus-Topologie. Anders als bei InfoRegistered-DIMMs übernimmt nicht der Speicher-Controller die Verteilung der Daten auf dem Modul, sondern der Advanced Memory Buffer (AMB).
http://www.tecchannel.de/hardware/1341/8.html
Aber deswegen habe ich ja den Thread gestartet, da nun ein konkurrierender Kontroller zu AMD interner On-Die Lösung auf dem Markt plaziert wird. Das K8 Konzept mit der extrem kurzen Verbindung wird damit unterwandert. Andererseits wird mit diesem Konzept ermöglicht gigantische Speichervolumen damit anzusteuern.
Schematischer Aufbau AMB: Verteilung der Daten auf dem Modul (http://www.tecchannel.de/hardware/1341/images/0014980_PIC.jpg)
MFG Bokill
xxmartin
25.11.2004, 17:57
http://www.hardtecs4u.com/?id=1101398945,71094,ht4u.php
MfG
Von den fleissigen Junxx von
aber schon etwas älter ... war aber geschrieben worden von P3D Member BlackBirdSR.
Mit Intels FB-DIMMs in die (Server-)Zukunft? (http://www.ttecx.de/reports/hardware/load.php?action=download&id=40)
gruenmuckel hatte vor geraumer Zeit ja eine Meldung zu der News von hardtecs4u gepostet. ->
Elpida liefert frühe FB-DIMM-Muster aus (http://www.hardtecs4u.com/?id=1103547016,35159,ht4u.php)
Der japanische Speicherhersteller Elpida hat nun die Verfügbarkeit erster früher Muster der neuen Fully Buffered DIMMs (FB-DIMMs) bekannt (http://www.elpida.com/en/news/2004/12-20.html) gegeben. Man habe die Standardisierung der Technologie abgeschlossen und warte auf die Absegnung durch die JEDEC. Bis zur Produktreife vergehen dennoch noch einige Monate. So sei mit Testmustern frühestens im zweiten Halbjahr 2005 zu rechnen. In diesem Zeitraum plane man auch den Beginn der Serienproduktion, sodass mit großen Stückzahlen wohl kaum vor Ende des Jahres 2005 zu rechnen ist.
...
THX gruenmuckel
Nachtrag: Samsung ist auch dabei
Samsung develops Fully-Buffered DIMM for next generation Servers and Workstations (http://www.samsung.com/Products/Semiconductor/News/DRAM/DRAM_20041125_0000079847.htm)
http://www.samsung.com/Products/Semiconductor/News/DRAM/images/041126_fb_dimm.jpg
auch mit DDR3 -> Samsung Electronics Produces World's First Working Prototype of Next Generation of Computer Memory – DDR3 (http://www.samsung.com/Products/Semiconductor/News/DRAM/DRAM_20050217_0000098595.htm) ... Samsung's portfolio for next-generation DRAMs includes XDR, DDR2 and now the DDR3 memory. Die sind bei jeder Party dabei. ;D
MFG Bokill
Braucht der Massenmarkt 2005 überhaupt DDR2 als Massenstandard überhaupt?
http://www.xbitlabs.com/news/chipsets/display/20041223054949.html
http://www.digitimes.com/mobos/a20041223A2003.html
Der i915 ist ja der Massenchipsatz, der auch gut mit DDR1 klar kommt. Für einen Massenstandard braucht es aber auch eine Massenbasis. Der i925 ist dann so etwas wie eine Technologiestudie.
Die Mechnik und die Form von DDR2 übernimmt ja FB-DIMM, nur dass bei FB-DIMM nicht alle Pins beschaltet sind. Von den 240 Kontaktpins werden dann lediglich bei FB-DIMM nicht mal 70 genutzt.
Und AMD biegt sich vor lachen, und kann sich mit ihrer konservativen PR für DDR2 auf die Schenkel klopfen. Wer promotete da PC133 und DDR1?
MFG Bokill
Original geschrieben von Bokill
http://www.digitimes.com/mobos/a20041223A2003.html
Nun, die neuen preiswerten i915GL und i915PL geben schon eine Vorgabe für DRAM-Produzenten.
DDR-I 400 wird so 2005 das absolut markt-dominierende Produkt sein.
Bei Intel für Celerone oder Business-P4. Ein P4 mit FSB533, onboard-Grafik und Dual-Channel DDR-I 400 ergibt im Vergleich zu einer DDR-II Lösung sicherlich keine groß meßbaren Performanceunterschiede.
Interessant wird DDR-II nur beim P-M, wobei man hier auch noch Benchmarks und auch den Stromverbrauch durch Umstellung auf Dual-Channel DDR-II / FSB533 abwarten muss.
AMD hat bzgl. Kosten für die PC-Fertiger und Performance eher Vorteile durch DDR-I 400 statt DDR-II 533. Auch bei So.939, onboard-Grafik und Dual-Channel DDR-400 sind keine Performance-Enpässe zu erwarten, was gerade im neune Zielmarkt 'Business-PC' positiv ist.
Ansonsten dürfte 2005 eher die Domäne von SLI u.ä. sowie Dual-Core werden und das DDR-II Thema kaum eine Rolle spielen.
Per FB-DIMM wird eh die Technologie der DRAMs (DDR-II, -III u.ä.) für den User nur noch indirekt Bedeutung haben, aber wohl eher alles so 2006 ff.
Der Zug rollt.
Micron stellte am 10.01.2005 FB-DIMM vor, die auf DDR2-667 Speicher basieren.
Micron Enables Servers With Industry's First PC2-5300 FBDIMMs (http://www.micron.com/news/product/2005-01-10_fbdimm.html)
Micron Technology, Inc. ... today extended its leadership in fully buffered dual in-line memory module (FBDIMM) solutions as the first supplier to provide FBDIMMs using DDR2-667 components.
As one of the few suppliers of DDR2 memory for the industry’s initial demonstration of FBDIMM technology at the Intel Developer Forum in September 2004, Micron remains the industry’s primary FBDIMM memory supplier with a complete line up of modules with densities from 256 megabyte (MB) to 2 gigabyte (GB) and speed grades now extending to PC2-5300. ...
Es sieht so aus, dass alle Speicherhersteller auf FB-DIMM als Nachfolgerstandard für DDR1/DDR2 RAM setzen. Wobei DDR2 und FB-DIMM nicht zwingend Konkurrenten sind, die Mechanik vom FB-DIMM entspricht dem DDR2 Speicherrigel.
MFG Bokill
PuckPoltergeist
11.01.2005, 11:24
Original geschrieben von Bokill
Es sieht so aus, dass alle Speicherhersteller auf FB-DIMM als Nachfolgerstandard für DDR1/DDR2 RAM setzen. Wobei DDR2 und FB-DIMM nicht zwingend Konkurrenten sind, die Mechnik vom FB-DIMM entspricht dem DDR2 Speicherrigel.
MFG Bokill
Davon abgesehen löst FB-DIMM ja DDR1/2/3 nicht ab, sondern ändert nur die Schnittstelle zum System. Die eigentlichen Speicherchips werden weiterhin DDR2/3 sein, nur bekommt das System davon nix mehr mit.
Wer stellt eigentlich die Controller-Chips her, auch die Speicherproduzenten oder werden die gesondert hergestellt?
@RavenTS
Wer stellt eigentlich die Controller-Chips her?
Gute Frage, so weit ich die Links durchgearbeitet habe, stellen dies nicht unbedingt Micron, Elpida (http://www.elpida.com/en/news/2004/12-20.html) und Co selber her, sondern Firmen wie NEC (http://www.necelam.com/interface/index.php?Subject=AMB), NEC-Meldung zur IDF 2004 vom 07 Sept. (http://www.ee.nec.de/news/documents/pr04-09-07_2.html) stellen den AMB-Baustein her ... aber auch Speicherhersteller selber basteln dran, siehe Infineon (http://www.golem.de/0408/32864.html). Aber auch alte Bekannte wie idt (http://investor.news.com/Engine?Account=cnet&PageName=NEWSREAD&ID=1586610&Ticker=IDTI&SOURCE=20041213005235) könnten wieder frische Luft bekommen (Erfinder des des Vorläufers vom C3/C5).
Der Witz ist ja, dass sogar mit dem FB-DIMM Konzept auch abweichende Standards neben DDR2/DDR2 erlaub(t)/[en könnte]. Da bildet ja der AMB-Chip die Schnittstelle zum Mainboardchipsatz.
MFG Bokill
Original geschrieben von Bokill
@RavenTS
Gute Frage, so weit ich die Links durchgearbeitet habe, stellen dies nicht unbedingt Micron, Elpida (http://www.elpida.com/en/news/2004/12-20.html) und Co selber her, sondern Firmen wie NEC (http://www.necelam.com/interface/index.php?Subject=AMB) stellen den AMB-Baustein her ... aber auch Speicherhersteller selber basteln dran, siehe Infineon (http://www.golem.de/0408/32864.html). Aber auch alte Bekannte wie idt (http://investor.news.com/Engine?Account=cnet&PageName=NEWSREAD&ID=1586610&Ticker=IDTI&SOURCE=20041213005235) könnten wieder frische Luft bekommen (Erfinder des des Vorläufers vom C3/C5).
Der Witz ist ja, dass sogar mit dem FB-DIMM Konzept auch abweichende Standards neben DDR2/DDR2 erlaubt. Da bildet ja der AMB-Chip die Schnittstelle zum Mainboardchipsatz.
MFG Bokill
IDT, ehemalige Winchipmacher oder?! Wurden die nicht von VIA gekauft, oder etwa nur deren Designs (die ja im C3 und allen Nachfolgern steckt)
Sprich die Hersteller der Chips könnten auch eigene Controller bauen und dann quasi die Module komplett selbst zusammenbauen...
@RavenTS
IDT, ehemalige Winchipmacher oder?! Wurden die nicht von VIA gekauft, oder etwa nur deren Designs (die ja im C3 und allen Nachfolgern steckt)
Ja idt hatte die Sparte CPU an VIA verkauft, die Firma idt blieb aber unabhängig von VIA. Tiefe Einblicke aus Entwicklersicht im selbstreferenzierenden Link unten.
ACHTUNG! Selbstreferenzierender Bokill-Link -> Interview mit dem Centaur Chefentwickler Glenn Henry (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1697642#post1697642) aus Frisches VIA Blut?! Perspektiven?! (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=123264&perpage=25&highlight=glenn%20and%20henry%20and%20via&pagenumber=1)
Direktlink zu dem Interview mit Glenn Henry http://linuxdevices.com/files/misc/glenn_henry85x110.jpg Linuxdevices (http://linuxdevices.com/articles/AT2656883479.html)
Sprich die Hersteller der Chips könnten auch eigene Controller bauen und dann quasi die Module komplett selbst zusammenbauen... Jepp! :) So sieht`s aus, wenn sie die Erfahrung haben Mikrokontroller zu bauen.
Hier noch mal der VIA CPU-Link (http://www.viatech.com/en/products/processors/)
MFG Bokill
Andererseits: Wäre ein komplettes Selbstbasteln fürn die Hersteller überhaupt interessant, lohnenswert? Hat man in diese Richtung noch garnichts gehört? Das könnte die Rige der Speicherverkäufer ja deutlich verändern..!
@RavenTS
Hi Raven.
Andererseits: Wäre ein komplettes Selbstbasteln fürn die Hersteller überhaupt interessant, lohnenswert?
Tja, da kommen nur die Grossen in Frage.
Andererseits, gab es neben den üblichen Standards auch immer wieder abweichende Vorschläge. Nach EDO, FP-RAM, SD-RAM hätte es nicht zwangsläufig jetzt zu DDR2 kommen müssen.
Inside the EDDR Chip (http://www.lostcircuits.com/memory/eddr/)
HSDRAM, Hi-Speed DIMMs beyond PC133 (http://www.lostcircuits.com/memory/hsdram/)
Auch Kingston mit QB-Memory hat kaum eine Chance bekommen, weil eben auf bestimmte Standards gesetzt wurde.
Die bisherigen Verdrahtungen vom Steckslot zur Northbridge hielt ja auch die Taktgrenze unten. Grafikkarten zeigen ja, dass mit deutlich kürzeren Verbindungswegen (und verlöteten Speicher), höhere Taktraten möglich sind.
Mit dem Verbindungsprotokoll für FB-DIMM könnte da aber in Zukunft eine deutlich grössere Freiheit entstehen. Derzeit ist der AMB-Chip zwar standardisiert für DDR2/DDR3 ... aber wer sagt denn, dass später nicht eigenständige Lösungen entstehen, wenn dabei der Preis und die Leistung stimmen?
Das könnte die Rige der Speicherverkäufer ja deutlich verändern..!
Wenn da ein Speicherhersteller da einen Knaller in der Schublade hat, dann könnte sich bestimmt einiges ändern. Einige Hersteller halten sich jedenfalls verdächtig zurück bei den Stichworten FB-DIMM, AMB ...
MFG Bokill
Dass Infineon auch auf dem FB-DIMM-Zug sitzt zeigt die Meldung von der IDF (01.03-03.03 2005) bei Computerbase. IDF: FB-DIMMs von Infineon booten (http://www.computerbase.de/news/hardware/arbeitsspeicher/2005/maerz/idf_fb-dimms_infineon/), wobei wie bei den ersten Grafikkarten mit DDR2 ein Problem auftaucht ... Wärme! So sieht der vorläufige Vorschlag bei der JEDEC deswegen auch Kühler bei FB-DIMM vor, damit den Speicherchips (DDR2 Speicher) und dem AMB Chip nicht zu warm wird. Auf welcher Systemarchitektur aber die FB-DIMM liefen stand bedauerlicherweise nicht in der Mitteilung. ... Schade :-/
Besonders schade da das IDF von Craig R. Barrett (http://www.intel.com/pressroom/kits/bios/barrett.htm) mit dem folgenden Worten eingeleitet wurde Innovation More Important Than Ever In Platform Era (http://www.intel.com/pressroom/archive/releases/20050301corp.htm) ...
MFG Bokill
Auch Kingston (http://www.kingston.com/) hat sich für das 2006 positioniert, und stellte nun FB-DIMMs vor.
So (http://www.computerbase.de/news/hardware/arbeitsspeicher/2005/maerz/cebit05_fb-dimms_kingston/) kann man es jedenfalls auf Computerbase nachlesen, betrachten. Das Schutzdeckelchen für den AMB ist da vergleichsweise klein, aber aus Kupfer.
Im Unterschied zu DDR2 (Kingston DDR2) (http://www.valueram.com/ddr2/default.asp) ist aber FB-DIMM noch nicht ganz ein JEDEC Standard.
MFG Bokill
Nach einer kleiner Kehrtwende seitens AMDs zu SMT (intels SMT -> Hyperthreading) -> Interview with AMD's Fred Weber - The Future of AMD Microprocessors (http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2387) , könnte dann sogar Speicher SMT bekommen, bzw. Micro-Threading.
Heise schreibt dazu:
Das kalifornische Entwicklerunternehmen Rambus kündigt mit ein "Micro-Threading"-Verfahren an, das Zugriffe auf nicht zusammenhängende Datenblöcke deutlich beschleunigen soll ...
Micro-Threading soll sich auch in vorhandene DRAM-Kern-Designs integrieren lassen ...
Außerdem ist ein Memory Controller nötig, der Micro Threading beherrscht. Die Technik beschreibt Rambus so, dass statt eines herkömmlichen Zeilen- und Spalten-Adressierungszyklus (Row Address Select/RAS, Column Address Select/CAS) mehrere Micro-RAS- und Micro-CAS-Adresszyklen gleichzeitig an verschiedene Bereiche des segmentierten Speicherzellenfeldes innerhalb des DRAM-Chips gesendet werden. Der Zeitaufwand (also die Latenz) für diese Micro-RAS/CAS-Sequenzen soll nicht höher sein als für einen herkömmlichen Adressierungszyklus. Die einzeln adressierbaren Bereiche des Speicherchips antworten schließlich auf diese Adressanforderungen gleichzeitig und bündeln die ausgelieferten Daten zu einem einzigen Datenwort, das sie an den Speicher-Controller senden. ...
Rambus entwickelt Micro-Threading für DRAM-Speicherchips (http://www.heise.de/newsticker/meldung/58229)
Damit wird ein Problem angegangen, dass Speicher immer noch in Taktregionen ist, wie vor 2/3 Jahren. Wenn schon der Kerntakt nicht steigt, dann wird der parallele und vor allem zeitgleiche Zugriff verbessert. Ein Trend der offensichtlich auch die Speichertechnologie erfasst.
Es scheint (http://www.athlon.de/showflat.php?Cat=6&Number=857947&page=0&view=collapsed&sb=5&o=&fpart=1) aber so, dass eher die Celltechnologie davon profitieren könnte, als anstehende AMD Speicherkontrollerdesigns (auch wenn AMD schon zu K7 Zeiten auch Rambustechnologie Lizensierte).
Für den Grafikkartenspeichermarkt könnte da die erste Bewährungsprobe für "Micro-Threading" (Pressemitteilung (http://www.rambus.com/news/newsroom/pressrelease.cfm?id=181)) anstehen. Das sind vergleichsweise flexible (und abgeschlossene) Speichermärkte.
MFG Bokill
mocad_tom
04.06.2005, 00:27
In diesem Bericht wird die zukünftige Intel Server-Plattform kurz angerissen:
http://www.heise.de/newsticker/meldung/60219
Es wird sowohl den letzten 65nm-Netburst-Vertreter(Dempsey) beherbergen als auch den ersten 65nm-Pentium-M-Vertreter(Woodcrest).
Dabei handelt es sich um den Greencreeck/Blackford.
Mit 2 separaten FSB's.
Spekulation:
Der Socket 771 besitzt wohl eigene PCIe-Lanes welche die FB-DIMMs ansteuern können, damit der FSB von der Speichertransferlast befreit wird.
http://anandtech.com/cpuchipsets/showdoc.aspx?i=2265
http://3dcenter.de/artikel/2005/03-06_a.php
Grüße,
Tom
vBulletin® v3.8.7, Copyright ©2000-2012, vBulletin Solutions, Inc.