Pentium II mit 512kB L2 Cache?
- Ersteller RealX
- Erstellt am
RealX
Grand Admiral Special
CPU-Z 1.22 zeigt mir an, dass mein Pentium 2 mit 400MHz 512kB L2-Cache hat - stimmt das, oder spinnt das Tool?
webwilli
Grand Admiral Special
das ist richtig.
jeder P2 hat 512kB Cache
jeder P2 hat 512kB Cache
RealX
Grand Admiral Special
Wow, des is ja wahnsinnig viel für damals - halfspeed, oder? Sonst wäre das ja auch nicht kühlbar, oder?
webwilli
Grand Admiral Special
jep, halber speed.
![mtb][sledgehammer](/data/avatars/m/1/1883.jpg?1596828194){kind=avatar}
mtb][sledgehammer
Grand Admiral Special
[klugscheiß] IMO nicht ganz. Die mobilen Pentium IIs hatten zumindest teilweise 256 KB FullSpeed L2 Cache.[/klugscheiß]
Für damals eigentlich nicht unüblich, auf den Sockel 7 Boards gabs damals zwischen 512 KB und 2 MB Pipelined Burst Cache. Beim Pentium Pro gabs 256 KB bis 1 MB Fullspeed Cache. Pentium III Katmai sowie der Athlon "Classic" hatten ebenfalls 512 KB L2 Cache (backside L2 Cache)
James Ryan
Grand Admiral Special
Der Cache war ja nichtmal im DIE integriert, sondern in zwei kleinen Chips daneben!
MfG 8)
Original geschrieben von mtb][sledgehammer
[klugscheiß] IMO nicht ganz. Die mobilen Pentium IIs hatten zumindest teilweise 256 KB FullSpeed L2 Cache.[/klugscheiß]
Nicht zu vergessen, der Slot 2 Xeon mit 2 MiB full-speed L2 Cache, verteilt über zwei ICs, die größer als die CPU selbst waren.
lol, das is ja schon wirklich heftig! Aber wurde das denn dann realisiert? Nicht über einfache SDRAMs, oder? So hoch konnten die doch noch nicht takten? Waren das einfache SRAMs?Original geschrieben von LOCHFRASS
Nicht zu vergessen, der Slot 2 Xeon mit 2 MiB full-speed L2 Cache, verteilt über zwei ICs, die größer als die CPU selbst waren.
mtb][sledgehammer
Grand Admiral Special
IMO waren sowohl Pipelined Burst Cache der Sockel 7 Boards als auch die L2 Cache Bausteine von Athlon, PII und PIII SRAM Bausteine. Bei den Pentium Pros sowie den PII/III Xeon hat Intel die SRAM Chips selber hergestellt, auf alle Fälle auch keine SDRAMs. Da wären die Latenzen viel zu groß. Und deshalb war der Cache auch so teuer (ein Bit SDRAM benötigt 1 Transistor und ein Kondensator, SRAM dagegen 6 Transistoren--> viel mehr Die Fläche)
Hier ein Bildchen vom 512 KB Cache Die, leider habe ich kein offenes Xeon Modul gefunden
aber noch ein Pentium Pro Modul mit 1 MB Cache
Hier ein Bildchen vom 512 KB Cache Die, leider habe ich kein offenes Xeon Modul gefunden
aber noch ein Pentium Pro Modul mit 1 MB Cache
Cache war schon immer SRAM, sowohl auf meinem 386er dem ich 128kb zur Seite gestellt hab, als auch im Opteron.
Auch der Pipelined Burst Cache ist SRAM, das Pipelined Burst sagt nur was zur Übertragungstechnik Cache->CPU.
Beim 386/486er bin ich besser informiert, daher erklär ich es mal für die Systeme: Da es ewig dauert dem Cache Controller (wo auch immer dieser sitzen mag) eine neue Adresse mitzuteilen hat man schon beim 486er ein Burst Verfahren genutzt (was ja schon bei normalem RAM aus dem selben Grund zum Einsatz kommt). Dabei werden beim 486er zb. immer 4 Bytes (-> eine Cache Line) gelesen, daher kommt beim 486er auch das Cache-Timing der Form x-y-y-y. x gibt an wie viele Takte vergehen bis das erste Byte gelesen wird, y wie viele Takte vergehen bis je ein nachfolgendes Byte gelesen wurde.
Der y-Teil ist dabei der Burst, da muss keine neue Adresse angegeben werden, dafür folgen die Daten aber auch direkt aufeinander (was auch sinnvoll ist, da ein großer Integer ja schon 4 Byte braucht).
Bei Pipelined Burst Cache weis ich nur, dass die effektive Burst-Länge jetzt 8 Byte beträgt. Ich vermute mal, dass das Pipelined darauf abzielt, dass während eines Bursts schon die Adresse für den nächsten Burst übertragen werden kann.
Den Timings die ich mal irgendwo gesehen hab geht das aber nur 1mal, und zwischen den 2 einzelnen Bursts gibts auch ne kleine Latenz (ich glaub die Timings waren so in der Form 4-1-1-1-2-1-1-1).
Die Latenzen sind zwar wieder größer als beim 486er, aber dafür läuft der Cache auch schneller.
Wenn man das mal einfach direkt hochrechnet (33MHz auf 66MHz) braucht der 486er Cache Controller (bei konstanten Latenzzeiten) für den L2 4-2-2-2, das macht bei 8 Bytes immerhin 20 Takte. Der Pipelined Burst dagegen braucht dafür nur 12 Takte, ergo ist der 1.67mal so schnell (Datenrate) bei gleichem Takt.
PS Mir fällt gerade auf, dass der Vergleich ein bisschen sinnlos ist![:]](https://www.planet3dnow.de/vbulletin/images/smilies/rolleyes.gif "Augen rollen (sarkastisch) :]")
- wenn man die Latenzzeiten einfach verdoppelt läuft der Cache ja effektiv wieder auf dem selben Takt 
. Auf jeden Fall konnte man den 486er Cache nicht viel weiter jagen, selbst mit 15ns Modulen - die waren elektrisch noch etwas einfacher gestalltet.
Mit meinen SiS Boards bekomm ich 2-1-1-1 bei 40MHz hin, mit einem ALi Board klappts dagegen nicht.
Der Unterschied von Pipelined Burst zu normalen Cache bei ansonsten den selben Latenzen ist aber auch ziemlich groß - zwar sind es da nur 12 Takte vs. 14 Takte, aber nicht selten ist auch die Zeit bis das erste Byte von einer Adresse gelesen ist wichtig - die beträgt ohne Pipelining 4 Takte, mit Pipelining 2 Takte, da vergeht also nur halb so viel Zeit.
Von der Sache her bringt der Pipelined Burst Cache also vorwiegend bessere Latenzzeiten (die sich im Idealfall in dem wir mit vielen verteilten 32bit Long Integern hantieren halbiert).
Auch der Pipelined Burst Cache ist SRAM, das Pipelined Burst sagt nur was zur Übertragungstechnik Cache->CPU.
Beim 386/486er bin ich besser informiert, daher erklär ich es mal für die Systeme: Da es ewig dauert dem Cache Controller (wo auch immer dieser sitzen mag) eine neue Adresse mitzuteilen hat man schon beim 486er ein Burst Verfahren genutzt (was ja schon bei normalem RAM aus dem selben Grund zum Einsatz kommt). Dabei werden beim 486er zb. immer 4 Bytes (-> eine Cache Line) gelesen, daher kommt beim 486er auch das Cache-Timing der Form x-y-y-y. x gibt an wie viele Takte vergehen bis das erste Byte gelesen wird, y wie viele Takte vergehen bis je ein nachfolgendes Byte gelesen wurde.
Der y-Teil ist dabei der Burst, da muss keine neue Adresse angegeben werden, dafür folgen die Daten aber auch direkt aufeinander (was auch sinnvoll ist, da ein großer Integer ja schon 4 Byte braucht).
Bei Pipelined Burst Cache weis ich nur, dass die effektive Burst-Länge jetzt 8 Byte beträgt. Ich vermute mal, dass das Pipelined darauf abzielt, dass während eines Bursts schon die Adresse für den nächsten Burst übertragen werden kann.
Den Timings die ich mal irgendwo gesehen hab geht das aber nur 1mal, und zwischen den 2 einzelnen Bursts gibts auch ne kleine Latenz (ich glaub die Timings waren so in der Form 4-1-1-1-2-1-1-1).
Die Latenzen sind zwar wieder größer als beim 486er, aber dafür läuft der Cache auch schneller
.Wenn man das mal einfach direkt hochrechnet (33MHz auf 66MHz) braucht der 486er Cache Controller (bei konstanten Latenzzeiten) für den L2 4-2-2-2, das macht bei 8 Bytes immerhin 20 Takte. Der Pipelined Burst dagegen braucht dafür nur 12 Takte, ergo ist der 1.67mal so schnell (Datenrate) bei gleichem Takt.
PS Mir fällt gerade auf, dass der Vergleich ein bisschen sinnlos ist
- wenn man die Latenzzeiten einfach verdoppelt läuft der Cache ja effektiv wieder auf dem selben Takt . Auf jeden Fall konnte man den 486er Cache nicht viel weiter jagen, selbst mit 15ns Modulen - die waren elektrisch noch etwas einfacher gestalltet. Mit meinen SiS Boards bekomm ich 2-1-1-1 bei 40MHz hin, mit einem ALi Board klappts dagegen nicht.
Der Unterschied von Pipelined Burst zu normalen Cache bei ansonsten den selben Latenzen ist aber auch ziemlich groß - zwar sind es da nur 12 Takte vs. 14 Takte, aber nicht selten ist auch die Zeit bis das erste Byte von einer Adresse gelesen ist wichtig - die beträgt ohne Pipelining 4 Takte, mit Pipelining 2 Takte, da vergeht also nur halb so viel Zeit.
Von der Sache her bringt der Pipelined Burst Cache also vorwiegend bessere Latenzzeiten (die sich im Idealfall in dem wir mit vielen verteilten 32bit Long Integern hantieren halbiert).
Zuletzt bearbeitet:
kockott
Grand Admiral Special
soweit ich mich erinnere gabs für Sockel 7 sogar 3 MB L2 Cache Module
Nur leider lief der Cache eben auf FSB, wesswegen der vergleichsweise wenig gebracht hat 
- desswegen war der K6-3 ja auch so viel schneller als der K6-2.
Hab mal in den AMBiX86 Results gekramt, der L2 war bei dem Eintrag den ich hatte nur ~60mb/s schneller als der Ram (230mb/s vs. 170mb/s). Latenzzeiten stehen da leider nicht dabei... tja, die D Version ist ja schon unterwegs
- desswegen war der K6-3 ja auch so viel schneller als der K6-2.Hab mal in den AMBiX86 Results gekramt, der L2 war bei dem Eintrag den ich hatte nur ~60mb/s schneller als der Ram (230mb/s vs. 170mb/s). Latenzzeiten stehen da leider nicht dabei... tja, die D Version ist ja schon unterwegs
RealX
Grand Admiral Special
Danke für die Antworten!
Das der L2-Cache des Pentium nicht On-DIE ist, weiß ich ja, aber wie heiß werden die? Muss man die kühlen? Sind diese erheblich langsamer als On-DIE-Cache?
Das der L2-Cache des Pentium nicht On-DIE ist, weiß ich ja, aber wie heiß werden die? Muss man die kühlen? Sind diese erheblich langsamer als On-DIE-Cache?
F
FalconFly
Guest
Den Pentium II - 400 konnte man ganz gut 'tunen', indem man die Latency des L2-Caches (die ersten Modelle hatten 7 Cycles) auf 2 oder gar 1 senkte.
Brachte bis zu ~10%
Brachte bis zu ~10%
RealX
Grand Admiral Special
Original geschrieben von FalconFly
Den Pentium II - 400 konnte man ganz gut 'tunen', indem man die Latency des L2-Caches (die ersten Modelle hatten 7 Cycles) auf 2 oder gar 1 senkte.
Brachte bis zu ~10%
Naja, auf dem PC wird eigentlich eh nur gesurft und ein bischen Textverarbeitung betrieben... Ein Büro-PC hald.
hanjef
Fleet Captain Special
- Mitglied seit
- 03.05.2003
- Beiträge
- 283
- Renomée
- 0
Original geschrieben von FalconFly
Den Pentium II - 400 konnte man ganz gut 'tunen', indem man die Latency des L2-Caches (die ersten Modelle hatten 7 Cycles) auf 2 oder gar 1 senkte.
Brachte bis zu ~10%
geschieht des einfach über bios oder muss ich da noch was besonderes machen? habe hier noch nen p2 400 rumliegen ... (muss man da die spannung hochschrauben ?)
F
FalconFly
Guest
rkinet
Grand Admiral Special
http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=156418
Ok, wer einen P-II noch fährt, hat keinen Sinn nach 64 Bit oder Hyperlink.
Man lebt sozusagen von einem 'Elektronikschrott-Mülltermin' zum nächsten
und bangt um seinen Liebling.
Waren aber echt nette Dinger, leider aber auch schon mit kräftigen Kühlkörpern on-Slot.
Und Windows 3.11 oder NT lief echt gut damals mit.
Oder Word 6
Internet Explorer 3.5
Ok, wer einen P-II noch fährt, hat keinen Sinn nach 64 Bit oder Hyperlink.
Man lebt sozusagen von einem 'Elektronikschrott-Mülltermin' zum nächsten
und bangt um seinen Liebling.
Waren aber echt nette Dinger, leider aber auch schon mit kräftigen Kühlkörpern on-Slot.
Und Windows 3.11 oder NT lief echt gut damals mit.
Oder Word 6
Internet Explorer 3.5
F
FalconFly
Guest
Also als Buero-Rechner ist ein P2 doch fast ideal (?)
Und technisch gesehen laeuft darauf locker jedes OS und jeder Browser, incl. aller Games bis ca. 1999-2000...
Ich habe unter Win98 vor langer Zeit aus Langeweile einen Test gemacht, und einen K6-2 500MHz durch einen Pentium 90MHz ersetzt. Das Handling des OS, incl. mp3's, Fullscreen Mpeg's oder Standard-Software liefen kaum einen Deut langsamer...
Fuer Win3.11, NT oder IE 3.0x reicht locker ein 80486DX mit ausreichend RAM
Und technisch gesehen laeuft darauf locker jedes OS und jeder Browser, incl. aller Games bis ca. 1999-2000...
Ich habe unter Win98 vor langer Zeit aus Langeweile einen Test gemacht, und einen K6-2 500MHz durch einen Pentium 90MHz ersetzt. Das Handling des OS, incl. mp3's, Fullscreen Mpeg's oder Standard-Software liefen kaum einen Deut langsamer...
Fuer Win3.11, NT oder IE 3.0x reicht locker ein 80486DX mit ausreichend RAM
Für Win95 reicht sogar ein 386er mit ausreichend RAM - hab mal einen AMD386NG 40MHz mit 128kb Cache (offiziell konnten die 386er nur bis 64kb ) und 20mb Ram ausgestattet, Win95 lief wunderbar. Die Bootzeit betrug ca. 30 Sekunden 
) und 20mb Ram ausgestattet, Win95 lief wunderbar. Die Bootzeit betrug ca. 30 Sekunden rkinet
Grand Admiral Special
Fazit: Takt-Frequenz ist nicht alles.
Angeblich ist der P-I 90 MHz so schnell,
daß sogar ein Itanium 0,9 GHz kaum mehr bietet.
Selbst ein Celeron 2.5 GHz bringt kaum mehr als der P-I 90 Mhz.
Und der P-I ist dabei noch kühler.
Manchen Exemplaren sagt man sogar 'Bewußtsein' nach (vgl. 'HAL' aus '2001, ...')
Schuld sei spezielles Intel-Silikon in den Chips gewesen.
Ein P6 macht einen gleichgetakteten P54C fast durchgehend platt. Da sieht man auch sehr schön die Generationsgeschichte von Intel - nach der IPC gibts da nämlich nur den P5[x], den P6 und den Pentium4... vielleicht noch den Banias, aber das wars.
Der einzigste Ausreißer der mir in der x86 Geschichte einfällt ist tatsache der K5. Der hat bei reinen Integer-Sachen eine höhere IPC als ein Athlon-XP
(und damit sowieso höher als alle Intel). Der Athlon64 ist aber wieder schneller Tja, vielleicht optimiere ich irgend einen der AMBiX86 D benches mal per Hand auf den K5.
