P4 DualCore? Doch?!?

[Bokill]

Unsere lieben Freunde von X-BitLabs ist da was zu Ohren gekommen.

Möglicherweise wird der Markt von der Sockel T Plattform (LGA 775) mit unterschiedlichen Kernen bedient werden.
Viele ;) (http://www.theinquirer.net/) vermuteten mit Recht, dass so der PentiumM endlich ein Refugium im Heim PC finden könnte ... und sahen daher eine totale Absage an das "Netburst-Konzept" (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1492407#post1492407).

Der P4 Prescott, so hiess es im Blätterwald sei der letzte Vertreter ... wohl doch nicht.

Wenn das Gerücht wahr wäre, dann tanzen 2005 2 1/2 verschiedene Kerne auf dem LGA 775. Wenn das Gerücht mit dem Itanium im Jahre 2007 stimmen sollte, dann sind 3 1/2 verschieden Kerne auf einer Systemplattform zu erwarten.

1. Prescott
2. PentiumM (Dual-Core)
2 1/2. Prescott Dual-Core

Noch eine andere Variante zur Absage des Tejas? (http://www.planet3dnow.de/vbulletin/showthread.php3threadid=163704).

Der Aprilscherz 2004 (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1549148#post1549148) könnte so ungeahnte Aktualität bekommen. Aktuelle wahre P3D Meldung (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1599296#post1599296) zum K8 Dual-Core.

Die Meldung von Xbitlabs von Anton Shilov
Dual-Core Pentium 4 “Prescott” Processors on the Horizon [UPDATED]

Intel Plans Dual-Core NetBurst Chips (http://www.xbitlabs.com/news/cpu/display/20040610151158.html)

UPDATE: A representative for Intel Corporation told X-bit labs the company had never released any precise details in regards the dual-core strategy. The information published herein should not be considered as based on official statements.

Intel Corporation may release dual-core Pentium 4 “Prescott” processors in late 2005, a report over Geek.com web-site (http://www.geek.com/news/geeknews/2004Jun/bch20040609025489.htm) claims. If the information is correct, the roadmap of the world’s largest manufacturer of central processing units gets completely reshuffled once again.

Dual-Core Prescott Spotted

At the Intel/PC Magazine-sponsored Technology for Business Today seminar in Washington, D.C., Intel representatives discussed the present and future of computers touching upon the modern and next-generation microprocessors. The firm’s officials reiterated the company’s plans to issue dual-core processors in 2005 and even shed some light on the technical information about the chips. Apparently, the desktop processors will continue to utilize the NetBurst architecture and at this point such central processing units are referred as dual-core Prescott microprocessors. Mobile dual-core chips will have architecture similar to that of the Pentium M products available today. Such products may also find themselves in desktops, though, the premier performance will be offered only by dual-core NetBurst products.
...

Eine Firmeninterne Zersplitterung des Marktes in immer weiter voneinander driftenden Marktsegmenten?

Leistungskräftig
Klein & Sparsam (Neu: Stichwort Transmeta (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=128374), VIA C3 & C5 (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=123264) , GeodeNX (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1641939#post1641939), PentiumM)
Billig

An sich aber realistisch, da AMD für 2005 Dual-Core für den K8 angekündigt hatte.
An sich müsste intel mit diesem Schritt aber ordentlich an der Fertigungstechnologie gedreht haben. Haben sich die Probleme doch nicht als so schwerwiegend (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1670200#post1670200) erwiesen? Eigentlich kaum wahrscheinlich.

Witzigerweise wird aber auch FB-DIMM (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=148049) in der Meldung genannt, bestimmte Stichworte kehren so immer wieder.

MFG Bokill

[FalconFly]

Hmm...

Der Single Prescott kam ja schon in Sachen Stromaufnahme und Waermeabgabe nicht besonders gut an; wie sollte es Intel schaffen, gleich zwei Blockheizwerke auf einen DIE zu vereinen (?)

IMHO muessten die Boxed im Bundle mit BTX und Prometeia-/Vapochill-Aggregaten ausgeliefert werden *g*

[p4z1f1st]

hmm...das wäre dann doch wieder quasi ein Tejas...Intel, was machst du bloss ?! *buck*

[trox]

Original geschrieben von FalconFly
Hmm...

Der Single Prescott kam ja schon in Sachen Stromaufnahme und Waermeabgabe nicht besonders gut an; wie sollte es Intel schaffen, gleich zwei Blockheizwerke auf einen DIE zu vereinen (?)

IMHO muessten die Boxed im Bundle mit BTX und Prometeia-/Vapochill-Aggregaten ausgeliefert werden *g*

Genau das dachte ich als ich den Threadtitel gelesen habe ;D
Mal sehen was die sich da lustiges einfallen lassen. *zweifel*

[Kamui]

Original geschrieben von FalconFly
IMHO muessten die Boxed im Bundle mit BTX und Prometeia-/Vapochill-Aggregaten ausgeliefert werden *g*

*grübel*...

Hmm, Intel Dualcore kaufen, Boxedkühler ;) abmachen, CPU über Ebay verschachern...

AMD Dualcore mittels Prom Beine machen ;D 8)

[Starcraftfreak]

Original geschrieben von K4mui
*grübel*...

Hmm, Intel Dualcore kaufen, Boxedkühler ;) abmachen, CPU über Ebay verschachern...

AMD Dualcore mittels Prom Beine machen ;D 8)
Glaubst du wirklich, dass du so preisgünstig an eine Prometeia kommst? Die CPU würde Boxed 1800€ kosten... *lol*

Ansonsten kann ich diesen Schritt nicht verstehen (falls er wahr ist). Dann stellt sich nämlich die Frage warum man vorher den Pentium-M Zwischenschritt machen würde. Das mit dem DualCore P-M finde ich vernünftig und dürfte erstmals wieder ein bisschen Konkurrenz für AMD sein (dass die wieder vom Intel Preisniveau herunterkommen). Aber ein DualCore Prescott wären zwei Schritte rückwärts.

[andr_gin]

Wenn mir Intel dann die Stromrechnung zahlt, bin ich gleich mit dabei ;D

[Bokill]

Fits All.

Das ist wohl abgeschlossene Vergangenheit. Der Pentium1MMX war ohne Designänderung in allen Bereichen drin.

Von Brettern mit Dual Pentium1MMX en über Massenkonsumentenbrettern bis hin zu Notebookexemplaren.

Danach fing die wunderbare Vielfalt an ... und sie wächst weiter. Wer sich den obersten Griff in die Premiumklasse leisten kann, den juckt auch nicht die Wärme oder der Strompreis.

Im Inquirer konnte man Meldungen sehen in denen Turbinen, weniger Lüfterpropeller für Kühlung/Frischluft sorgten. Das jammern über den Strompreis können nur stromgeplagte Kalifornier und "grüne wehrkraftzersetzende Ökodeutsche" machen.
Angeber und/oder Protzer holen da durchsichtige PlexiglasCases heraus und besorgen sich vergoldete mit Schwarzlicht beleuchtete Kühllösungen, in denen (aus Zierde) natürlich fluoreszierende Flüssigkeiten fröhlich vor sich hingluckern.

Ob die Leistung aber wirklich gebraucht wird? Egal! Spätestens seit dem Athlon hat die Masse Rechenleistung bis zum Umkippen, selbst MS kommt mit seiner Software nicht hinterher, um die Leistungskraft zu drosseln.

Gut möglich, dass Intel aus Prestigegründen genau deswegen den Dual-Prescott für so etwas weiter pflegen will. Der PentiumM könnte sicherlich im Jahre 2005 zum Büroprozessor des Jahres werden.

just 2 Cents ... Bokill

@Dresdenboy
Deine Papers hatte ich schon gesehen, die sind überzeugend :). Das Problem ist (wem erzähle ich dies ;) ), dass selbst mit geringem Leckstrom, sehr schnell der Strombedarf verdoppelt wird. Als sparsam galt der P4 ja nie. Nun ist eine endgültige Marktspaltung besiegelt. Das Problem hat nun das Marketing, die eben diese unterschiedlichen Familienmitglieder vergleichbar machen muss (oder das Gegenteil). Eine bisher verwirrende Marketinglösung entstand.

AMD selber trägt zur unklärenden Verwirrung bei: Stichwort Semperop ... äh Sempron. 8)

[Dresdenboy]

Vor 8 Tagen kam auf CNET schon ein Artikel (http://news.com.com/2100-1006_3-5226094.html?tag=nefd.top), in dem schon deutlicher von Dual-Core-Prescotts gesprochen wird. Zumindest deutet die LaGrande-Technologie schon auf Prescott oder einen modifizierten Prescott-Core. Willamette hatte m.W. auch schon Hyperthreading an Bord. Die Vanderpool-Technologie könnte dann auch ein weiterer Grund für Prescotts viele Transistoren sein.

Kevin Krewell wird noch im gleichen Artikel erwähnt. Er meint, daß die ersten Intel-Dual-Cores für Desktop auf Prescott basieren werden.

Es spricht auch nichts dagegen (auch nicht Prescotts jetziger Leistungshunger), da die Stromaufnahme und Spannung bei niedrigerem Takt sinken bzw. gesenkt werden können.

[andr_gin]

Nur mit dem Senken der Taktfrequenz alleine ist es beim Prescott nicht getan, denn die enormen Leckströme entstehen auch, wenn die Transistoren nicht schalten und sind damit unabhängig von der Taktfrequenz. Bevor die Spannung nicht min. unter 1V beim Prescott liegt, sehe ich keine Chance für Dual Core und der Strompreis spielt doch eine Rolle, wenn man seinen PC viel verwendet und davon kann man bei jemandem, der sich eine Dual Core CPU kauft ausgehen.

[Dresdenboy]

Der Strompreis interessiert da nur wenige, aber die Lautstärke oder Temperaturentwicklung des Rechners schon mehr.

Intel hat jetzt noch ca. 12-18 Monate Zeit, um die Leckströme in den Griff zu bekommen. Es weist ja auch nicht jedes Die den gleichen, hohen Leckstrom auf.

Fred Weber hat das auf der MPF Keynote im Falle von AMD gezeigt. Bis zu einer bestimmten Taktfrequenz hält sich ICCstat vieler vermessener Dies in einem niedrigen, engen Bereich. Mit steigender Taktfrequenz verbreitert sich dieser Bereich drastisch und die Untergrenze steigt progressiv. Nun kann man nur gezielt nur die Dies mit niedrigem ICCstat verwenden, oder setzt die Spec höher, damit mehr Dies verwendbar bleiben. Ich denke hierbei auch, daß sich dieses Verhalten, ähnlich wie das Yield, mit fortschreitender Verbesserung des Prozesses ebenfalls verbessert.

[CrispiN]

hi,
ich kann euch da nur voll zustimmen. Ihr seid wirklich gut informiert. Interessant wären diese neuen Dualcore CPU's nur wenn sie von der Wärmeabgabe wieder auf das Niveau eines Northwood kommen, da sich nicht jder beispielsweise eine Prometeia leisten kann.

[Treverer]

Original geschrieben von Dresdenboy
Der Strompreis interessiert da nur wenige, aber die Lautstärke oder Temperaturentwicklung des Rechners schon mehr.

Intel hat jetzt noch ca. 12-18 Monate Zeit, um die Leckströme in den Griff zu bekommen. Es weist ja auch nicht jedes Die den gleichen, hohen Leckstrom auf.

Fred Weber hat das auf der MPF Keynote im Falle von AMD gezeigt. Bis zu einer bestimmten Taktfrequenz hält sich ICCstat vieler vermessener Dies in einem niedrigen, engen Bereich. Mit steigender Taktfrequenz verbreitert sich dieser Bereich drastisch und die Untergrenze steigt progressiv. Nun kann man nur gezielt nur die Dies mit niedrigem ICCstat verwenden, oder setzt die Spec höher, damit mehr Dies verwendbar bleiben. Ich denke hierbei auch, daß sich dieses Verhalten, ähnlich wie das Yield, mit fortschreitender Verbesserung des Prozesses ebenfalls verbessert.

ich möchte nochmals an ein paar dinge erinnern, damit man den roten faden nicht verliert bei dem vielen chaos, das intel da prodziert:


1. da nicht jedes die den gleichen hohen leckstrom aufweist, hatte intel doch schon im letzten jahr (?) davon gesproche, die cpus speziell zu selektieren um sie mit bessere ausbeute verkaufen zu können. in der diskussion damals habe ich bereits behauptet, daß der vermeintliche fortschritt bei intel (nämlich die höhere effizienz bei der cpu ausbeute) eigentlich auf eine schwäche hindeutet, nämlich nicht mehr so leicht und ohne probleme cpus mit höheren takt liefern zu können. ihre technik war an die grenzen gestoßen (damals wurden ja auch die temp-specs für die 3,2ghz cpus geändert - nämlich gesenkt!). ich denke diese behauptung hat sich 2003 bewahrheitet, als intel nicht wirklich über 3,2ghz hinaus kam und sie hat sich erneut bewahrheitet, als ihr prescott ebenfalls das problem nicht lösen konnte. um konkurrieren zu können, mußte und muß intel praktisch die handverlesenen die-nuggets suchen, während amd einfach standard und massenware verwenden kann. müßte amd heutzutage mit 130nm 2,6ghz (oder gar höher) liefern, dann wären sie in der gleichen situtation.

überhaupt: die behauptung, auf die auch aktionäre und analysten immer wieder hereinfallen, intel habe eine technologische führerschaft, entpuppt sich mit dem erreichen physikalischer grenzen als fake. er gründet nur darauf, zu lesen, intel habe ja bereits diesen oder jenen produktionsprozess erfolgreich am laufen. doch daß sie immer vor amd die nächstkleinere strukturgröße verwenden MUßTEN ist kein vorsprung, sondern in wirklichkeit technologischer nachtteil. sie mußten dies tun, um leistungsmäßig mithalten zu können, manchmal errangen sie dabei sogar die leistungsspitze im x86er markt, doch jetzt haben sie sogar probleme, den gleichstand zu erreichen.

aber, zugegeben: keinere strukturen waren auch ein klarer, mittelfristiger wirtschaftlicher vorteil, da sie billiger produzieren konnten (weswegen sie ja auch 300mm wafer haben und desweiteren den großen vorteil von synergieeffekten aufgrund mehrer fabs) - wenngleich sie ihre zukunft aufassen, wenn sie nicht rechtzeitig technologien fanden, die physikalische grenzen überwinden half, die man ohne allzu hohe kosten in allen fabs anwenden konnte. und genau das hat diesesmal nicht geklappt. sie haben nicht auf soi gesetzt, weil es wohl schwierig ist (siehe ibm hilfe für amd), bei 300mm wafer noch schwieriger. ich weiß auch nicht, ob man die "alten" fabs hätte leicht (=billig)umrüsten können. schließlich hat amd ja auch ihre alte fab nicht umgerüstet sondern die fab in dresden neu gebaut und von anfang an ausgelegt für soi. so wie jetzt die neue fab für soi UND 300mm.

hier sieht man auch, daß amd, da sie trotz engeblicher technologischer nachfolgerschaft ja immer mit ihrem athlon konkurrenzfähig waren (wenn man mal manipulationen mit den benches ignoriert und ebenso die flut der einsetzenden software-optimierungen), eben genau die zukunft noch vor sich hat, auf die intel schon vorher zugreifen mußte: amd kann die produktion noch verbilligen durch 90nm prozess UND 300mm wafer. und sie können die rechenleistung ihrer cpus noch steigern durch taktsteigerung UND dual-core.

intel dagegen muß mit dem scheitern des mhu rennen weit unter 4ghz sich die neuen wege erst erarbeiten. daß dauert. alles, was da zur zeit kommt, zeigt die panik. welche panik? nicht die, die marktführerschaft zu verlieren. aber stabil 20-30% in allen wichtigen segmenten (desktop, server, notebook) ist doch für intel schon verheerend. jede million in amds kasse ist ne million weniger bei intel - und bei den jetzigen amd preisen tatsächlich :-)



2. wir wissen ja immer noch nicht, warum der prescott soviele transistoren hat. meine ehemalige vermutung war ja dual-core - aber ich glaube es irgendwie selber nicht. schließlich argumentierten bisher hier alle dagegen (unter anterem wegen der die-bilder).

wenn im jetzigen prescott tatsächlich nichts drin ist für dual-core (was also entsprechend schon strom braucht), dann frage ich mich aber, was ein dual-core auf basis des prescott bringen soll? ein dual-core verbessert ja nicht (oder nur kaum) die rechenleistung im verhältnis zum aufgewendeten strom. ist ja bei hyperthreading auch nicht der fall, daß das verhältnis ipc pro watt viel besser wird, der absolute stromverbrauch aber natürlich dennoch steigt. nur: da hat intel nicht viel spielraum nach oben...

und wieso sollte ein dual-core mit weniger spannung auskommen? es läuft doch nur darauf hinaus, daß ein dual-core bei NIEDRIGEREN TAKT mit weniger spannung und damit auch weniger wärmeabgabe möglich ist. also ein dual-core prescott mit 2,2ghz ersetzt dann einen single-core prescott mit 4ghz? mag ja gut sein für server-anwendungen, aber die spielegemeinde wird davon wohl wenig haben. oder profitieren spiele heute auch schon stark von hyperthreading? ich meine nur quake ist dafür jemals entsprechend entwickelt worden, auf mehrprozessor-system zu laufen...

ein dual-core auf prescott basis mit kleinerem cache (=weniger transistoren) wäre denkbar. nur: das kostet gerade dem prescott viel mehr leistung als dem athlon 64. eine lösung wäre: dual-core mit weniger cache und weniger cpu-takt, aber ein erheblich verbesserter ram-zugriff. da sehen wir den grund für ddr2, aber bis das greift (=ddr2 mit hohem takt!) vergehen noch locker 2-3 jahre.

3. weitere probleme und offen fragen: memory controller einbauen in den p4? und was ist mit der 64bit leistung? ich weiß nicht, es ist mitte 2004 (weihnachtsgeschäft!), intel kann keine konkurrenzfähigen produkte liefern, dafür aber liefern sie chaos pur an unzähligen signalen: mal soll es der itanium sein, dann der dothan, jetzt wieder der p4, dem die zukunft gehört. die wissen doch selber nicht mehr weiter und bräuchten den großen schnitt.

ich bin mir ziemlich sicher, daß amd ihren 90nm soi prozess gut hinbekommen wird, GERADE WEIL sie nicht mehr unter druck stehen. ich würde auch drauf wetten, daß sie ihre roadmap nicht einhalten, sondern den verkauf von 90nm nach hinten verschieben, weil es keinen druck gibt, im herbst mit einer technologie geld zu verdienen, welche auch sechs monate später das geld fliessen läßt. vielleicht, nein wahrscheinlich gibt es bis ende des jahres von amd prozessoren mit 2,6ghz in 130nm. natürlich so teuer wie die jetzigen high-end produkte, aber das macht nichts, denn auch die wären eher handverlesen und zugleich ohne konkurrenz von intel. 2005 dann in 90nm bis 3,2ghz wenn es sein muß und auch ein dual-core von intel würde dort noch probleme haben, gegenan zu kommen. so erklärt sich auch, warum amd meint, keinen dual-core im desktop zu benötigen.

im server bereich wäre der schritt zu dual-core opteron natürlich top. zum ersten: die anwendungen sind dafür optimiert. zum zweiten: ein dual-core opteron kann für die gleiche rechenleistung mit erheblich niedrigeren takt fahren. dies ist natürlich optimal für stromverbrauch, für effektive nutzung der ram-anbindung und des hyperlinks, sowie zum ausbau der produktpalette. ein dual-core opteron könnte es dann geben in 90nm technologie mit 1,8ghz bis zu 3ghz - selbst die kleinste variante schlägt jeden xeon, die ja alle krankheiten des prescott erben werden. und 2006 winkt ja schon der betrieb der neuen fab in dresden...

zumindest für den servermarkt reichen intel die von dresdenboy genannten 12-18 monate nicht aus. hieß es früher, amd versuche oder habe einen fuß in der tür, so muß man nun sagen, der igel ist schon lange da - es hat nur kaum jemand gemerkt. :-)

[BUGGI1000]

Intel Server Line

Passend zum Thema ein wenig Marketing gefällig?
http://2cpu.co.kr/zboard/zboard.php?id=2DEX&no=66

http://2cpu.co.kr/preview/ezcom/intelserverdata/EPSD.rar
http://2cpu.co.kr/preview/ezcom/intelserverdata/ISFA.rar

BUGGI

[Bokill]

die behauptung, auf die auch aktionäre und analysten immer wieder hereinfallen, intel habe eine technologische führerschaft, entpuppt sich mit dem erreichen physikalischer grenzen als fake.

Wenn intel ein angepasstes Design herausbrächte, Stichwort PentiumM, dann ist die Fertigung sehr wohl Spitze.


er gründet nur darauf, zu lesen, intel habe ja bereits diesen oder jenen produktionsprozess erfolgreich am laufen. doch daß sie immer vor amd die nächstkleinere strukturgröße verwenden MUßTEN ist kein vorsprung, sondern in wirklichkeit technologischer nachtteil.
...

Nur einer, der technologisch in der Fertigung spitze ist, kann solch ein Marktgebahren an den Tag legen.
Strukturverkleinerung als erster am Markt eizuführen ist gleichsam das intel-Evangelium.
Bis zum Prescott hat diese Strategie immer Erfolg gehabt.
Deswegen musste AMD immer auch ein Design wählen, dass auch mit gröberer Strukturbreite prima klarkommt, bzw. die Fertigung wird aufgepeppt mit Goodies wie Cu, SOI, LowK, Flip-Chip etct.
Nur es hat den Anschein, dass AMD erstmals in aller "Ruhe" den nächsten Schritt einleiten kann, ohne von intel vorschnell dazu gezwungen zu werden. Ein Novum!

sie mußten dies tun, um leistungsmäßig mithalten zu können, manchmal errangen sie dabei sogar die leistungsspitze im x86er markt, doch jetzt haben sie sogar probleme, den gleichstand zu erreichen.
...

Wie gesagt pro Prescott-Transistor ist der Strombedarf der zur Zeit geringste, dummerweise sind im Prescott aber abartig viele Transistoren versammelt, zu dumm nur dass die Bilanz ordentlich verhagelt wird durch Leckströme. Ich erwarte eine Prescottsellerionschwemme (Back to School ... spätestens zu Weihnachten)

MFG Bokill

[BlackBirdSR]

Original geschrieben von Bokill


Wie gesagt pro Prescott-Transistor ist der Strombedarf der zur Zeit geringste, dummerweise sind im Prescott aber abartig viele Transistoren versammelt, zu dumm nur dass die Bilanz ordentlich verhagelt wird durch Leckströme.

MFG Bokill

Würde ich nicht sagen wollen..
Cache schluckt ja recht wenig Saft und ist auch in Sachen Lecks recht unkritisch.

Bleiben die ca 55Mio Logiktransistoren: Wieviele von denen sind nun wirklichj aktiv? Wieviele sind ständig am Schalten, und wieviele werden nur mit einem Taktsignal versorgt.
Die wichtigste Frage aber: Wieviele von denen sind überhaupt nicht angeschlossen?
Pauschal kann man das also schlecht sagen, finde ich.

[Bokill]

Würde ich nicht sagen wollen..
Cache schluckt ja recht wenig Saft und ist auch in Sachen Lecks recht unkritisch.

He he ... angebissen ;)
Zugegeben Cache ist da sehr unkritisch.


Bleiben die ca 55Mio Logiktransistoren: Wieviele von denen sind nun wirklichj aktiv? Wieviele sind ständig am Schalten, und wieviele werden nur mit einem Taktsignal versorgt.
Die wichtigste Frage aber: Wieviele von denen sind überhaupt nicht angeschlossen?
Pauschal kann man das also schlecht sagen, finde ich.

Aber erstaunlich ist der deutliche Zuwachs an weiteren Logiktransistoren. Selbst wenn diese deaktiviert wurden, so nippen sie immer noch am Strombudget, Quanteneffekte sei Dank ... siehe auch Bokill`s praktische CPU-Schlüsselanhänger - Selbstbaukurs & Theorie (http://www.orthy.de/modules.php?name=News&file=article&sid=771) (Achtung Satire! ). NVIDIA hatte da ja auch schon üble Erfahrungen sammeln müssen (Schlecht übertaktbare Bridges dank integrierter Grafikkarte).
Wenn man bei dem K8 die Speicherkontroller mal ausklammert, dann ist der Zuwachs an Logikschaltungen viel geringer als beim Prescott.
Beim K8 sind auch Gerüchte im Umlauf, dass nicht alle Einheiten mit dem Chiptakt laufen. Der Speicherkontroller könnte da durchaus auf halbem Takt laufen, auch andere Einheiten ... aber dies sind nur Gerüchte.

Entscheidend bleibt, jeder integrierte Transistor schreit nach Strom, ob nun in Funktion oder nicht, so ist das derzeit mit Schaltungen auf Halbleiterbasis.

MFG Bokill

[mtb][sledgehammer]

Original geschrieben von BlackBirdSR
Bleiben die ca 55Mio Logiktransistoren: Wieviele von denen sind nun wirklichj aktiv? Der Prescott hat insgesamt 125 Mio Transistoren, abzüglich der ca 55 Mio Cache Transistoren sind das immerhin 70 Mio Logiktransistoren, also mehr als 50%. Ich sehe das eigentlich auch so wie Bokill: am Dothan sieht man, dass der 90 nm Prozess nicht wirklich schleht ist, schließlih bleibt dieser trotz höherer Taktfrequenz als Banias und mehr Cache unter dem TDP des Banias.

Ansonsten finde ich Treverers Analyse der aktuellen Situation wirklich gut und in sich schlüssig. Nur in einem Punkt würde ich ihm widersprechen: auch wenn AMD aus Performancegründen den 90 nm Prozess nicht braucht, denke ich, dass sie bemüht sind, ihn dennoch früh einzuführen, um die Fertigungskapazitäten zu verbessern. Gerade jetzt, wo Intel nicht mehr hinterherkommt, ist die günstigste Situation um den Marktanteil zu erhöhen: wie in AMDs Erfolgsjahr 2000 (oder 2001)

[BlackBirdSR]

Original geschrieben von mtb][sledgehammer
Der Prescott hat insgesamt 125 Mio Transistoren, abzüglich der ca 55 Mio Cache Transistoren sind das immerhin 70 Mio Logiktransistoren, also mehr als 50%. Ich sehe das eigentlich auch so wie Bokill: am Dothan sieht man, dass der 90 nm Prozess nicht wirklich schleht ist, schließlih bleibt dieser trotz höherer Taktfrequenz als Banias und mehr Cache unter dem TDP des Banias.



Du musst den doppelten L1 Cache mitrechnen und auch die zusätzlichen Supportstrukturen für die zusätzlichen 11 Pipelinestufen.
Machen wir 60Mio draus.. oder irgendwas in der Richtung.

Zudem besteht immer die Möglichkeit ganze Bereiche komplett vom Taktsignal abzutrennen -> kein Leckstrom.
So einfach ist es also nicht.
Aber ich stimme zu, dass es weniger am 90nm prozess liegt, der läuft ok.
Es liegt einfach daran, dass zu viel Takt und Transistoren mit 90nm momentan nicht (gut) möglich sind.

[Treverer]

@bokill
"technologische führung" ist nicht das gleiche wie führung in der fertigungstechnik. wenn mercedes mit modernster fertigungstechnik veraltete, ineffiziente autos baut, dann haben sie zwar auch die führung in der fertigungstechnik, aber noch lange die technologische führung bei ihrem produkt selbst. daß eine kann natürlich das andere kaschieren helfen. beispielsweise hatte roll royce eine schlechte fertigungstechnik, aber technisch top motoren - wenngleich auch nicht modern im üblichen sinne :-) ist jetzt klar, was ich meine, wenn ich sage, intel hat und hatte keine technologische führerschaft? wenn man es jemanden zugestehen kann, dann wohl ibm - auf deren zug amd nur mitreist.

vielleicht sollte man drei dinge unterscheiden: das produkt, seine produktion, seine vermarktung. intel war immer top bei den letzten beiden. zeitweise waren sie auch mit dem produkt ganz vorne, zeitweise aber auch hinter amd oder gar ibm/motorola. was man gelernt haben muß ist, daß das produkt selbst unwichtiger ist, als vor allem die vermarktung - denn damit kann man alles wettmachen (siehe auch m$). vermarktung ist aber vor allem der erworbene ruf - und der wird nun mal gerade bei intel zur zeit beschädigt wie nie, bei amd steigt er dagegen.

@sledgehammer
ja, daß habe ich mir auch überlegt und wahrscheinlich wäre es auch so, daß amd mit 90nm rauskommen, sobald sie können. wenn man die stückkosten senken kann, dann wird man dies wohl tun. aber ich denke der druck, es schnell zu machen ist raus und so lassen es einfach ruhiger angehen - was ja auch heißt, jetzt investitionskosten zu sparen und den quartalsgewinn hochzuschrauben. gut für die aktien und für das image. ich denke, dieses jahr wird es daher nichts mehr, außer symbolisch um die seriosität zu wahren...mal sehen in sechs monaten. (hmm, vielleicht habe ich auch nur mitleid mit intel und wünsche ihnen, daß amd erst später mit 90nm rauskommt *lol* )

[BUGGI1000]

@Blackbird
"
Aber ich stimme zu, dass es weniger am 90nm prozess liegt, der läuft ok.
Es liegt einfach daran, dass zu viel Takt und Transistoren mit 90nm momentan nicht (gut) möglich sind.
"

Ja was soll das denn erst werden, wenn Intel 2 PresHOTT Cores pro DIE verbaut?
*lol*

BUGGI

[BlackBirdSR]

Original geschrieben von BUGGI1000
@Blackbird
"
Aber ich stimme zu, dass es weniger am 90nm prozess liegt, der läuft ok.
Es liegt einfach daran, dass zu viel Takt und Transistoren mit 90nm momentan nicht (gut) möglich sind.
"

Ja was soll das denn erst werden, wenn Intel 2 PresHOTT Cores pro DIE verbaut?
*lol*

BUGGI

Wird aufjedenfall interessant.
Ich könnte mir folgendes Vorstellen:
Die beiden Kerne laufen mit weniger als 3GHz, und reduzierter Spannung. Mit genug Cache kann man das Teilweise wett machen, zumal es ja Server CPUs sein werden. Für Dekstop CPUs wäre das eher schlecht.

Heftiges Thermal Throttling beider CPUs. Die Leistung wird sich verringern, aber es könnte noch immer ein Nettogewinn übrig bleiben. Wenn man neue Fertigungstechniken hat, kann man die Leistung dann ohne große Modifikationen an der Logik steigern.

Neue Kühlsysteme für Xeon Server, und DualCore Prescotts erst bei 65nm für den Desktop.

Intel geht davon aus, dass DualCore CPUs weniger verbrauchen werden als 4-5GHz CPUs.
Bin mir da aber nicht so sicher, wenn ich mit die 55-70Mio Logiktransen des Prescott ansehe.

[BUGGI1000]

@Treverer
"
ich denke, dieses jahr wird es daher nichts mehr, außer symbolisch um die seriosität zu wahren...mal sehen in sechs monaten
"

Das kann man so nicht stehen lassen.
Rivet hat auf der SSB Konferenz (03.06.2004) nochmals BETONT, dass 90nm PRODUCTION Anfang Mai
gestartet wurde und das erstes Volumen ENDE JULI im Markt erscheinen wird, d.h. wohl
Masse eher Mitte/Ende August - mit Sicherheit breiteste Verfügbarkeit im September.

BUGGI

[Treverer]

ach, ich habe doch noch etwas wichiges vergessen:

@bokill & andere, z.b. riknet

immer wieder lese ich eure position, so schlecht sei 90nm bei intel ja gar, weil ihr höheren energieverbrauch damit erklärt, daß nun mal viel mehr transistoren zu versorgen sind. in meinen augen ist genau dies eine milchmädchenrechnung, ähnlich wie intel sie auch machte: vergrößern wir mal das die, denn mit 90nm ist ja der verbrauch pro transistor niedrieger.

entscheidend ist doch vielmehr etwas ganz anderes als der verbrauch pro transistor (insbesondere, wenn es stimmt, daß die verschiedenen funktioneinheiten, wie z.b. cache bedeutend veschieden viel strom brauchen). entscheidend ist, wieviel rechenleistung ich mit wieviel strom erreiche. und da hat intel ein miserables ergebnis geliefert: der p4 northwood und der alte athlon xp lagen dabei in etwa gleichauf, je nach benches natürlich. der athlon64 hat sich enorm verbessert in richtung mehr rechenleistung pro eingesetzer stromleistung (und dies noch inkl. memory controller), währned der prescott sich hierbei enorm verschlechtert hat. also, was nützt es, wenn der stromverbrauch für die die millionen transistoren in etwa gleich bleibt (oder gar leicht sinkt dank 90nm), ABER die rechenleistung erheblich sinkt? nichts nutzt es. das weiß auch intel und haben es mit dem dothan ja auch gezeigt, daß sie es auch anders können.

wenn ihr also sagt, die 90nm technik sei bei intel so schlecht ja doch nicht, dann betrachtet ihr es m.e. von dem falschen ziel her. wenn sie gut wäre, dann frage ich mich, warum es z.b. nicht einfach einen nortwood kern geshrinkt auf 90nm gibt? vielleicht leistet er nicht soviel - aber er verspräche, wenn eure position stimmen würde, doch einen niedirigeren stromhunger. aber es gibt ihn nicht, weil sie es noch nicht hinbekommen mit 90nm. sie müssen einen ineffizienteren prozessor bauen, damit er überhaupt läuft...lächerlich...wäre so, als müßte mclaren-mercedes einen leistungsschwächeren motor in ihre formel 1 wagen einbauen, damit sie überhaupt ankommen...UUUUUUUUUUUUPPPPPPPPPPPPPPPPPPPPPPPPPSSSSSSSSSSS...ist ja sogar echt so *lol* *lol* powered bei intelmotion eben

[BUGGI1000]

@BlackBird
"
Ich könnte mir folgendes Vorstellen:
Die beiden Kerne laufen mit weniger als 3GHz, und reduzierter Spannung
"

So in etwa ... ich denke das ganze Geblubber von Intel ist reines Marketing
Gewäsch, um nicht AMD PR technisch hinterherzuhinken - man muss eben auch Story's
liefern, siehe iX86-64 und AAC nur als Beispiel ... ergo ungelegte Eier, so wie
Tejas oder Timna. ;)

Bei den DUAL Cores sehe ich derzeit ein Problem und zwar die Task- sprich Aufgaben-
zuteilung. Schaun mer mal, was MSFT hier leisten kann, vor Longhorn erwarte ich
hier nix Großes (siehe HT) und wenn die Programme dann nicht optimiert sind - autsch.
DUAL Core deutlich langsamer als Single Core - noch dazu muss ja Intel die ganzen
Compiler neu schreiben und die SPEC-Suites dahingehend optimieren - ein langer Weg. ;)
Also wie gesagt, vorerst wird wohl noch genug Wasser den Rhein herunterfließen und
wenn 65nm vor der Türe steht, reden wir nochmal.

BUGGI

[Treverer]

Original geschrieben von BUGGI1000
@Treverer
"
ich denke, dieses jahr wird es daher nichts mehr, außer symbolisch um die seriosität zu wahren...mal sehen in sechs monaten
"

Das kann man so nicht stehen lassen.
Rivet hat auf der SSB Konferenz (03.06.2004) nochmals BETONT, dass 90nm PRODUCTION Anfang Mai
gestartet wurde und das erstes Volumen ENDE JULI im Markt erscheinen wird, d.h. wohl
Masse eher Mitte/Ende August - mit Sicherheit breiteste Verfügbarkeit im September.

BUGGI

1.
"das kann man so nicht stehen lassen." na, dann editier doch meine meldung ;D


2.
ne, im ernst jetzt: 10 eis, wenn du recht behältst, drei, von dir an mich wenn ich recht behalte...schließlich ist schon juni...

[BUGGI1000]

@Treverer
Das ist gebookmarked. Ruf schon mal BoFrost an, damit Sie mir auf
deine Rechnung 10 Packungen leckerstes Langnese (haben die ja nich ;)
zukommen lassen können. Lieferadresse folgt ... 8) ;D

[Bokill]

@Treverer

...
wenn ihr also sagt, die 90nm technik sei bei intel so schlecht ja doch nicht, dann betrachtet ihr es m.e. von dem falschen ziel her
...

Ne ne das siehst du falsch.

Es ist einfach zu billig, äh intel böhse ... ihhh zu sagen.

Wäre mir auch neu jemals das Design des P4 über den grünen Klee gelobt zu haben. Natürlich finde ich den Ansatz vom P4 sheice, aber dies liest man an jeder Ecke.

Wenn intel will, dann könnten sie schon etwas ökonomisches anständiges herausbringen. Kompetent sind sie ja, erst recht mit dem Alphazuwacchs und der Truppe um den Elbrus. Aber das Marketing hat intel derartig an die Taktfrequenzfalle gelockt, dass sie MILLIARDEN an PR ausgeben müssen, um davon wieder loszukommen (Mit dem Geld hätte sicherlich der Alpha EV-8 oder Elbrus xyz locker gebaut werden können).

Und die "geniale Leistungssteigerung" vom Prescott war mir alles andere als neu (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&postid=1099929#post1099929) vom Prescott ... . Bislang war eigentlich der Williamette erstmals eine neue CPU-Generation die eine deutlich schlechtere IPC hatte, der Prescott hat dieses Übel weiter fortgesetzt. Eigentlich kann nur intel sich so etwas erlauben. Jede andere Chipfirma wäre daran kaputtgegangen.

MFG Bokill

Nachtrag:
@Treverer
Eigentlich liegen wir alten Knacker auf Linie ... wir formulieren wenigstens ansatzweise Vor und Nachteile von Architekturmerkmalen (ohne jemals real Einblick zu bekommen). Ich wende mich nur gegen Meinungen wie "boahhehy xy SUCKs" ... daher der Titel Bashing ;)

[Treverer]

@bokill
ich bin ein alter knacker, also was heißt bashing? etwa im alten slang: anpi**en? nur: wer bashed wenn? ich dich oder du mich? oder tun wir es mal zusammen? aber nur save bitte..

"intel böse" sage ich jedenfalls nicht - da es für mich gar nichts böses gibt. auch wenn ihre cpus ein extra atomkraft erforderm allein in deutschland...

und da ich schon mal off-topic bin:

wißt ihr, wie die brücke heißt, auf der zum ersten male die grenze zur ddr geöffnet wurde (da wohne ich nämlich jetzt (wieder))? sie heißt "bösebrücke" - welch eine ironie :-)))

hmm, habe ich noch was schlaues zum thema zu sagen? nö.

also, wie nennt man das, wenn man nur rumsülzt und sich posting-punkte erschleichen will?

und so nennt man daß, wenn man nichts inhaltliches sagt, sondern nur mal auch für intel sein will: schponk

;D

[Dresdenboy]

So, es ist Zeit, sich wieder einzuklinken ;)

Original geschrieben von Treverer
entscheidend ist doch vielmehr etwas ganz anderes als der verbrauch pro transistor (insbesondere, wenn es stimmt, daß die verschiedenen funktioneinheiten, wie z.b. cache bedeutend veschieden viel strom brauchen). entscheidend ist, wieviel rechenleistung ich mit wieviel strom erreiche. und da hat intel ein miserables ergebnis geliefert: der p4 northwood und der alte athlon xp lagen dabei in etwa gleichauf, je nach benches natürlich. der athlon64 hat sich enorm verbessert in richtung mehr rechenleistung pro eingesetzer stromleistung (und dies noch inkl. memory controller), währned der prescott sich hierbei enorm verschlechtert hat. also, was nützt es, wenn der stromverbrauch für die die millionen transistoren in etwa gleich bleibt (oder gar leicht sinkt dank 90nm), ABER die rechenleistung erheblich sinkt? nichts nutzt es. das weiß auch intel und haben es mit dem dothan ja auch gezeigt, daß sie es auch anders können.Das sehe ich auch so. Prime95-Farm-Betreiber stellen übrigens ähnliche Rechnungen an. Obwohl es in anderen Ländern nicht so schlimm ist, wie wir es in Deutschland mit ca. 14-20 ct/kWh haben. Ein Poster aus Canada erwähnte auf realworldtech.com 6 ct/kWh (amerikanische cent). Da ging es gerade um den Computerbase-Stromaufnahme-Vergleich.

Weiterere mögliche Gründe für Prescotts Leistungsaufnahmezuwachs können sein:

Da das Layout der CPU überwiegend automatisch erfolgte (Intels neueste Errungenschaft beim Design), ist das Ergebnis möglicherweise eine höhere Leistungsaufnahme als bei manuell eingebrachter Erfahrung (also Handlayout).
Intel war sich möglicherweise während der Entwicklung des Prescotts noch nicht so genau der bei 90nm auftretenden Grenzen und Probleme bewußt.


Beim Dothan ist die Leistungsaufnahme trotz 140 Millionen Transistoren wirklich gut - hauptsächlich dank entsprechender Techniken (z.B. clock gating, hoher IPC). Wahrscheinlich wurden auch etwas andere Transistoren verwendet (man kann die Parameter schließlich variieren, macht AMD auch). Prescott soll aber mit 4-5GHz - einige Funktionseinheiten (wie die nun doppelt vorhandene REU) entsprechend sogar mit 8-10GHz - laufen.

Ein dual core Prescott hätte allerdings noch einen kleinen Vorteil bezüglich der Leistungsaufnahme: Da er wahrscheinlich keinen internen Memory Controller haben wird und die Anbindung der Cores vielleicht nicht so gut wie die SRQ des Opterons sein wird (falls Intel nicht schon vorgearbeitet hat), können die Cores nicht so gut mit Daten versorgt werden, wie zwei einzelne Prescott-Systeme. Dadurch ergäbe sich wieder eine niedrigere Auslastung (keine Daten - nix zu rechnen) und damit auch eine niedrigere Leistungsaufnahme - allerdings auch bei niedrigerer Rechenleistung. Dual Cores haben jedoch wieder den Vorteil niedrigerer "Fixkosten", sprich: nur 1 Board, nur 1 Sockel, nur 1 Satz DIMM-Slots usw.

[Bokill]

...
die Anbindung der Cores vielleicht nicht so gut wie die SRQ des Opterons sein wird ... können die Cores nicht so gut mit Daten versorgt werden, wie zwei einzelne Prescott-Systeme.
Dadurch ergäbe sich wieder eine niedrigere Auslastung (keine Daten - nix zu rechnen) und damit auch eine niedrigere Leistungsaufnahme - allerdings auch bei niedrigerer Rechenleistung
...

*buck* *chatt*

... aber nicht zwingend unlogisch ... fast schon bestechend klar und konsequent weitergedacht ...

MFG Bokill

[rkinet]

Netburst lebt ?

Also der hohe interne Takt schafft thermische Probleme ohne Ende, s. Prescott vs. Dothan.
Dabei sollte man beachten, daß der Prescott eine geschwindigkeitsoptimierte Leitungsführung hat und eigentlich locker den max. Takt des Nothwood überschreiten sollte (also eben die 4-5 GHz).

Leckströme, verstärkt entstehend durch die hohen Vcc bei (heutigen) Prescott und auch die sehr vielen Transistoren ergeben viel zuviel Leistungsbedarf. Ob 65 nm hier Abhilfe schaffen kann, ist fraglich. (Beim Pentium M und niedrigen Taktraten / Vcc dürfte die Situation deutlich besser sein)

Ein Dual-Netburst, ob in 90nm o. 65nm ist ein thermisch äußerst kritisches Projekt.
Es ist mir ein völliges Rätsel, wie man das schaffen könnte.
Daher ist das Gerücht, gerade nach der offiziellen Projekteinstellung 'Tejas' ohne offizielen Netburst-Nachfolger eher Hoffnung der GHz - Fans.

Bei der ganzen Spekulation sollte man auch nicht vergessen, daß Intel beim Itanium ja auch sich vor viel GHz drückt, obwohl hier Kühlkosten etc. keine Rolle spielen würden.

[BUGGI1000]

@Rkinet
"
Bei der ganzen Spekulation sollte man auch nicht vergessen, daß Intel beim Itanium ja auch sich vor viel GHz drückt, obwohl hier Kühlkosten etc. keine Rolle spielen würden.
"

Was heisst hier drücken? Das dahinterliegende Design ist komplett anders, man
beachte allein die Anzahl der Pipes und die DIE-Size ... ohne jetzt nachzusehen
meine ich mich an 9 Stufen zu erinnern (bitte ansonsten korrigieren) mit nahezu
400mm^2.

BUGGI

[BlackBirdSR]

Original geschrieben von BUGGI1000
@Rkinet
"
Bei der ganzen Spekulation sollte man auch nicht vergessen, daß Intel beim Itanium ja auch sich vor viel GHz drückt, obwohl hier Kühlkosten etc. keine Rolle spielen würden.
"

Was heisst hier drücken? Das dahinterliegende Design ist komplett anders, man
beachte allein die Anzahl der Pipes und die DIE-Size ... ohne jetzt nachzusehen
meine ich mich an 9 Stufen zu erinnern (bitte ansonsten korrigieren) mit nahezu
400mm^2.

BUGGI

Ich glaube es waren 10 Stunfen, und nun 8 für McKinley/Madison.
Intel will die IA-64 jetzt anscheinend ziemlich schnell die Taktleiter hinauftreiben.
Hat irgendwer Referenzen, was der (relative) maximal Takt für ein VLIW Design bisher war?

[BUGGI1000]

Bin grad so eben auf diesen Artikel gestossen, der meine eigenen Erfahrungen
nur bestätigt (aber ohne ALtix und Regatta wohlgemerkt), ergo AMD vs. Intel.
D.h. bei technischen Berechnungen siehts für die "Gegner" oftmals mehr als nur
MAU aus. ;D

http://www.icsr.agh.edu.pl/~dzwinel/ramki/pdf_publ/load2.pdf

"
...
Moreover, the AMD Opteron with 65 ns memory latency
and 1 MB L2 cache size can be 2 times faster than Power4 with >178 memory latency and 16
MB L3 cache and more than 2 times faster than Itaniumâ2 with 50 ns memory latency and slow
3MB L3 cache.
...
"
;D

BUGGI

[BlackBirdSR]

WUndert mich etwas, dass die den 64Gb/s L3 Cache es Itanium2 als langsam bezeichnen.
Ausserdem; wie kommt ein IA-64 auf geringere Speicherlatenz als ein Opteron????

Ich les mir das Teil mal durch

[Bokill]

Geballte Ladung *chatt* :)

MFG Bokill

Nachtrag:
Ich erinnere gerne noch mal an den Thread von Seemann Prescott - zu viele Transistoren - Spekulationsthread (http://www.planet3dnow.de/vbulletin/showthread.php3?s=&threadid=144222)

[HenryWince]

@BlackBirdSR

> WUndert mich etwas, dass die den 64Gb/s L3 Cache es Itanium2 als langsam bezeichnen.

Wo steht das?

> Ausserdem; wie kommt ein IA-64 auf geringere Speicherlatenz als ein Opteron?

Gar nicht :-)=

Die Angabe der 50ns bezieht sich auf die Latenz eines Routing Knotens von SGI's NUMAlink. Die eigentliche Memorylatenz kommt da noch dazu. Für Inter-Node Kommunikation gibt SGI bei NUMAlink 4 (aktuelle Generation) "240ns to nearest neighbor +50ns/hop" an.

Was mir sonst beim ersten Überfliegen noch Aufgefallen ist:

Tabelle 1
..
Memory per Node (Opteron): 4GB. (Etwas wenig für meinen Geschmack)
Cache on Chip (Itanium2) : L1 32/32 (Definitv Falsch! sind nur je 16k)
Memory Latency (Opteron) : 65 ns (Woher kommt dieser Wert bei einem DUAL system?)
140ns Inter-processor latency 140ns (kann man nicht so pauschaul sagen, ist abhängig vom verwendeten mem und v.a. Opteron Taktfrequenz)
..

Tabelle 2
PeakPerformance (Opteronsystem): 2.8GFlops per 1 processor (nettt, aber warum ist bei allen anderen Systemen ist die GESAMTPEAKPERFORMANCE angegeben???)

We show that the Power4 processor with off-chip and a slow but large L3 cache can be more efficient than Itanium2 with a modern EPIC architecture with [b]fast access to the main memory[b/].

Aua. Die 6.4GB/s die ein I2 hat muss er sich doch danke FSB mit seinen Kumpanen teilen -- je nach Konfig sind 2/4-CPUs pro FSB angebunden. Durch die recht große Latenz wird so ein System bei schlecht cachebaren Memoryzugriffen zwangsweise in die Knie gehen...

Irgendwie drängt sich mir der Verdacht auf, das die Autoren des Papers nicht wirklich eine Ahnung von der Hardware hatten... Naja, das sowas den Peer-Review passiert spricht mal wieder Bände :-( S*h*is publish or parish!

> Hat irgendwer Referenzen, was der (relative) maximal Takt für ein VLIW Design bisher war?

Relativ zu was?

@BUGGI1000

Moreover, the AMD Opteron with 65 ns memory latency and 1 MB L2 cache size can be 2 times faster than Power4 with >178 memory latency

Jaja immer nett Äpfel mit Birnen vergleichen... Die Leute offensichtlich noch nix von Cachekoherenz gehört...

Ich frag mich was für ein Opteron-Mainboard/OS die verwendet haben... Und wie die genau getestet haben.

[Dresdenboy]

Original geschrieben von BlackBirdSR
Hat irgendwer Referenzen, was der (relative) maximal Takt für ein VLIW Design bisher war? Mir fällt da als Erstes der Efficeon von Transmeta ein, welcher mit 90nm bis auf 2GHz kommen soll. Es gibt aber auch schon VLIW DSPs mit knapp über 1GHz Taktfrequenz. Es könnte auch Designs mit noch höherer Taktfrequenz geben, da VLIW ja nicht automatisch bedeutet, daß man keine Techniken wie beim P4 mit double pumped ALU anwenden könnte.

[eaglo]

so noch eine blöde frage von mir:

warum shrinkt intel nicht einfach den alten Northwood und lassen ihn mit mehr ghz laufen ?

[Hannnibal]

Moin,

ich denke mal das dann verstärkt probleme durch hotspots entstehen, da viele "arbeitende" transitoren in nachbarschaft liegen.
Unter 130nm geht das noch ganz gut, in 90nm hat man jetzt eben den prozessor mit einer längeren pipeline modifizieren (müssen),
die auch für mehr "luft" zwischen den ausführungseinheiten sorgt...

Ab 120 grad wirds eng für die trennschicht im silizium...

mfg

[BlackBirdSR]

@BlackBirdSR

> WUndert mich etwas, dass die den 64Gb/s L3 Cache es Itanium2 als langsam bezeichnen.

Wo steht das?

Da stehts: -> nd more than 2 times faster than Itaniumâ2 with 50 ns memory latency and slow
3MB L3 cache.

@Dresdenboy:
Bei x86 wissen wir ja inzwischen ganz gut, was den Takt begrenzen kann.
Bei VLIW Architekturen ist das ganze (für mich) etwas unübersichtlicher.
Aber er sieht nicht so aus, als gäbe es größere Probleme mit der Taktfrequenz.

Interessant wird, ob man die übliche Gleichung: Lange Pipeline = hoher Takt, auch bei IA64 CPUs wirklich anwenden sollte. Durch Intels übertriebene Pipelinespiele denkt eh jeder dritte, dass es nur auf die Länge ankommt (:D) und dann auch mindestens 20 Stufen rein müssen.
Der K8 mit seinen 12 Stufen beweist ja das Gegenteil.
Eventuell 2 GHz bei Madison mit 8 Stufen sind auch nicht ohne.

[Dresdenboy]

Original geschrieben von BlackBirdSR
Der K8 mit seinen 12 Stufen beweist ja das Gegenteil.
Eventuell 2 GHz bei Madison mit 8 Stufen sind auch nicht ohne. Wenn man sich die Funktion der einzelnen Pipelinestufen von Madison und K8 ansieht, findet man viele mit ähnlicher Funktion.

Ohne spezielle x86-Features könnte man die K8-Pipeline auch so verkürzen:
Statt zwei Fetch-Stufen würde eine reichen. Die zweite Stufe könnte etwas mit dem 32byte-Instruction-Fetch-Window zu tun haben (beim K7 mit einer Stufe: 16byte). Somit wäre sie bei VLIW mit festen Befehlslängen obsolet. Die vier Stufen Pick, Decode 1+2 und Pack sind für das x86-Decoding notwendig und könnten entfallen. Damit hätten wir schon eine um 5 Stufen kürzere K8-Pipeline und im Bereich des Madison.

Unterschiede zw. können nun in anderen Bereichen auftreten, wie der Größe von diversen buffers, register files usw., die eine unterschiedliche Komplexität bei der dazugehörigen Logik bewirken können.

Intern arbeiten viele CPUs ähnlich wie ein reiner VLIW-Prozessor. Z.B. beim K8 werden die internen Macro-Ops zu Dreiergruppen zusammengefasst. Zwar werden - anders als bei VLIW - die in den einzelnen Macro-Ops enthaltenen Micro-Ops unabhängig voneinander ausgeführt (OOO), aber das Scheduling, Retirement u. einige andere Schritte erfolgen gruppenweise.

[BlackBirdSR]

Stimmt, die Grundfunktionen sind natürlich gleich.
Immerhin beweist das annähernd, dass wir keine 31 Stufen brauchen ;)

[Desti]

Original geschrieben von BUGGI1000
@Rkinet
"
Bei der ganzen Spekulation sollte man auch nicht vergessen, daß Intel beim Itanium ja auch sich vor viel GHz drückt, obwohl hier Kühlkosten etc. keine Rolle spielen würden.
"

Was heisst hier drücken? Das dahinterliegende Design ist komplett anders, man
beachte allein die Anzahl der Pipes und die DIE-Size ... ohne jetzt nachzusehen
meine ich mich an 9 Stufen zu erinnern (bitte ansonsten korrigieren) mit nahezu
400mm^2.

BUGGI

Hättest hier auch noch posten können 8)

http://pcweb.mycom.co.jp/news/2004/06/14/001el.jpg

http://pcweb.mycom.co.jp/news/2004/06/14/001.html

[mtb][sledgehammer]

Hab spaßeshalber mal die Dies in x und y Richtung auf dem Wafer versucht zu zählen und komme dabei auf ca 14 in die eine Richtung und 10,5 in die andere. Bei einem Wafer Durchmesser von 300 mm entspricht das einer Die Größe von 21,4*28,6 mm²=612 mm². Dasdürfte neuer Rekord sein *buck*

[rkinet]

Original geschrieben von mtb][sledgehammer
Hab spaßeshalber mal die Dies in x und y Richtung auf dem Wafer versucht zu zählen und komme dabei auf ca 14 in die eine Richtung und 10,5 in die andere. Bei einem Wafer Durchmesser von 300 mm entspricht das einer Die Größe von 21,4*28,6 mm²=612 mm². Dasdürfte neuer Rekord sein *buck*


Hat Intel eigendlich irgendwo eine 500 mm Waferfertigung im Bau ?

Oder besser gleich eine CPU 8 Zoll Wafer, ist auch besser zu kühlen und gibt keinen Verschnitt ... [/läster]


ärgerlich für Intel aber dieses:

http://www.theinquirer.net/?article=16742

Fujitsu Siemens unrolls 90 nano SPARC Unix servers

3MB L2 cache and loads of memory

[BlackBirdSR]

Original geschrieben von rkinet

ärgerlich für Intel aber dieses:

http://www.theinquirer.net/?article=16742

Fujitsu Siemens unrolls 90 nano SPARC Unix servers

3MB L2 cache and loads of memory

In Sachen Leistung nicht wirklich nahe am Itanium2 drann. (in den Specs)