AMD und IBM mit neuem Strained Silicon Verfahren
- Ersteller Nero24
- Erstellt am
- Mitglied seit
- 01.07.2000
- Beiträge
- 24.066
- Renomée
- 10.446
Über die so genannte <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1055438287">Strained Silicon Technologie</a> haben wir auf Planet 3DNow! nun schon mehrfach berichtet. Strained-Silicon-Transistoren können die Transistorleistung erhöhen, da bei ihnen Siliziumatome zur Verbesserung der Carrier-Mobilität in eine bestimmte Richtung gezwungen werden (strained) und dies einen verbesserten elektrischen Stromfluss bewirken soll. Heimlich still und leise hat AMD für die neuen Athlon 64 FX-55 Prozessoren Strained Silicon eingeführt (wir <a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1093086349">berichteten</a>). Interessanterweise handelt es sich dabei noch um einen 130 nm Prozessor.
Nach neuesten <a href="http://marketwatch-cnet.com.com/IBM%252C+AMD+claim+a+better+way+to+strain+silicon/2100-1006_3-5487544.html?type=pt&part=marketwatch-cnet&tag=feed&subj=news">Informationen</a> wollen AMD und IBM in dieser Woche gemeinsam eine verbesserte Version des Strained Silicon Verfahrens präsentieren. Es handelt sich dabei um das so genannte "Dual Stress Liners", kurz DSL. Nach Herstellerangaben soll sich dabei die Performance der Transistoren um bis zu 24 Prozent verbessern, ohne sich dabei negativ auf die Yield-Rate auszuwirken. Im Gegensatz zum bisher verwendeten, schwer zu verarbeitenden Germanium sollen hier andere Materialien verwendet werden, die auf den Transistor-Oberflächen aufgetragen und anschließend passend abgeäzt werden. DSL soll großflächig im ersten Quartal 2005 in den 90 nm Prozessoren Verwendung finden. Offiziell präsentiert werden soll das neue Verfahren in dieser Woche auf dem <a href="http://www.his.com/~iedm/" TARGET="b">IEDM 2004</a> in San Francisco.
THX rkinet für den Hinweis
Nach neuesten <a href="http://marketwatch-cnet.com.com/IBM%252C+AMD+claim+a+better+way+to+strain+silicon/2100-1006_3-5487544.html?type=pt&part=marketwatch-cnet&tag=feed&subj=news">Informationen</a> wollen AMD und IBM in dieser Woche gemeinsam eine verbesserte Version des Strained Silicon Verfahrens präsentieren. Es handelt sich dabei um das so genannte "Dual Stress Liners", kurz DSL. Nach Herstellerangaben soll sich dabei die Performance der Transistoren um bis zu 24 Prozent verbessern, ohne sich dabei negativ auf die Yield-Rate auszuwirken. Im Gegensatz zum bisher verwendeten, schwer zu verarbeitenden Germanium sollen hier andere Materialien verwendet werden, die auf den Transistor-Oberflächen aufgetragen und anschließend passend abgeäzt werden. DSL soll großflächig im ersten Quartal 2005 in den 90 nm Prozessoren Verwendung finden. Offiziell präsentiert werden soll das neue Verfahren in dieser Woche auf dem <a href="http://www.his.com/~iedm/" TARGET="b">IEDM 2004</a> in San Francisco.
THX rkinet für den Hinweis
Dann wissen wir alle mehr
@p4z1f1st
Ich denke, man kann dies noch nicht so genau sagen. AMD will ja auch die bisher produzierten CPUs verkaufen.
Daher ist es ganz besonders interessant, dass eben auch schon "altertümliche" Prozesse mit diesen Methoden gefahren wurden. Es scheint so, dass AMD auch für andere Produkte diese Verfahren fährt. AMD hat ja nicht nur die FAB in Dresden sondern auch in Austin, und in Japan ... nur dass diese keine CPUs produzieren.
Dreisterweise entfernt AMD (IBM/Sony/Toshiba) auch noch das Germanium. Germanium hat zwar eine erhöhte Elektronenmobilität, aber es macht den Prozess auch anfälliger . Durch Entfernen -> Wegätzen! der Germaniumschicht entfällt dieses Risiko. AMD kann so weiter skalieren, während intel nur durch anklatschen von mehr Cache die CPU-Linien mit Leistungszuwachs dienen kann.
Intelligente Stromregelungen liegen schon bei allen Herstellern in den Schubläden. Und wenn notwendig, kann jede CPU mit einer individuellen Stromkennungslinie ausgeliefert werden. Nur dieses Ausmessen kostet Zeit. Intel fahrt am Limit ... während die Konkurrenz wohl schon wesentlich früher ihren Fokus auf ökonomisches Stromsparen ausgerichtet hat.
Stromsparen ermöglicht höheren Takt, aber ist zugleich an sich schon ein Verkaufsargument.
SUN, Transmeta, IBM, Sony/Toshiba, Texas instruments haben dies schon früh angegangen.
MFG Bokill
Ich denke, man kann dies noch nicht so genau sagen. AMD will ja auch die bisher produzierten CPUs verkaufen.
Daher ist es ganz besonders interessant, dass eben auch schon "altertümliche" Prozesse mit diesen Methoden gefahren wurden. Es scheint so, dass AMD auch für andere Produkte diese Verfahren fährt. AMD hat ja nicht nur die FAB in Dresden sondern auch in Austin, und in Japan ... nur dass diese keine CPUs produzieren.
Dreisterweise entfernt AMD (IBM/Sony/Toshiba) auch noch das Germanium. Germanium hat zwar eine erhöhte Elektronenmobilität, aber es macht den Prozess auch anfälliger . Durch Entfernen -> Wegätzen! der Germaniumschicht entfällt dieses Risiko. AMD kann so weiter skalieren, während intel nur durch anklatschen von mehr Cache die CPU-Linien mit Leistungszuwachs dienen kann.
Intelligente Stromregelungen liegen schon bei allen Herstellern in den Schubläden. Und wenn notwendig, kann jede CPU mit einer individuellen Stromkennungslinie ausgeliefert werden. Nur dieses Ausmessen kostet Zeit. Intel fahrt am Limit ... während die Konkurrenz wohl schon wesentlich früher ihren Fokus auf ökonomisches Stromsparen ausgerichtet hat.
Stromsparen ermöglicht höheren Takt, aber ist zugleich an sich schon ein Verkaufsargument.
SUN, Transmeta, IBM, Sony/Toshiba, Texas instruments haben dies schon früh angegangen.
MFG Bokill
Sorry für die kommende DAU-Frage. 
Daß das gestreckte Silizium eine Verringerung der Reibung und damit das Tor für Spannunngssenkungen bzw. für höhere Taktraten öffnet, ist mir klar.
Wie aber ist nur das hier zu verstehen.
Daß das gestreckte Silizium eine Verringerung der Reibung und damit das Tor für Spannunngssenkungen bzw. für höhere Taktraten öffnet, ist mir klar.
Wie aber ist nur das hier zu verstehen.
Wird dadurch die gesamte Prozessorperformance gesteigert? Wenn nicht, wo genau ist der Vorteil der "schnelleren Transistoren" - was genau sind die Auswirkungen?
Crashman
Grand Admiral Special
Ich finde es interessant, dass der Prozess so schnell flächendeckend eingeführt werden soll.
Entweder läuft die Zusammenarbeit mit IBM erstaunlich gut, so dass recht schnell konkrete Entwicklungsergebnisse vorlien.
Oder, IBM und AMD sind mit dem bisherigen Verfahren nicht zufrieden und mussten eine Alternative bereitstellen.
Auf jeden Fall ist es gut für den Kunden. Ich gehe davon aus, dass neue CPU Steppings in dem Verfahren hergestellt werden.
Stepping E mit internen Verbesserungen und wohl hohem Taktpotenzial sollte für den Kunden ein sehr gutes Produkt darstellen.
MfG
Entweder läuft die Zusammenarbeit mit IBM erstaunlich gut, so dass recht schnell konkrete Entwicklungsergebnisse vorlien.
Oder, IBM und AMD sind mit dem bisherigen Verfahren nicht zufrieden und mussten eine Alternative bereitstellen.
Auf jeden Fall ist es gut für den Kunden. Ich gehe davon aus, dass neue CPU Steppings in dem Verfahren hergestellt werden.
Stepping E mit internen Verbesserungen und wohl hohem Taktpotenzial sollte für den Kunden ein sehr gutes Produkt darstellen.
MfG
rkinet
Grand Admiral Special
nun, der Venice und San Diego dürfte mit 'DSL' = E-Stepping kommen.
Ergibt dann 'locker' die nötigen 2,8 GHz für einen 90nm FX57.
Lt. cnet (http://marketwatch-cnet.com.com/IBM...page+2/2100-1006_3-5487544-2.html?tag=st.next)
hat AMD 'DSL' bereits im 130nm FX55/4000+ seit Sommer 'getestet'.
Ein Blick auf die Roadmap läßt 'DSL' so integrieren:
- San Diego - Venice - Newark H1'05/ vielleicht bis Ende Q1'05
- ebenso 'Lanchester' = 25 Watt A64
- Roma (Sempron) dann H2'05
- Palermo kommt noch 'in alter Technik' = halbierte Winchester früh in Q1'05
Zuletzt bearbeitet:
G
gast0972
Guest
Könntet ihr keine andere Abkürzung verwenden? Bei dem Wort DSL muß ich imma so spontan an Internetverbindung denken
EDIT: Wär' abba auch was Feines; einfach DSL-Kabel auf die CPU pappen und fertich *g*
- Mitglied seit
- 16.10.2000
- Beiträge
- 24.369
- Renomée
- 9.694
- Standort
- East Fishkill, Minga, Xanten
Original geschrieben von TNB_Stoerck
Könntet ihr keine andere Abkürzung verwenden? Bei dem Wort DSL muß ich imma so spontan an Internetverbindung denken
EDIT: Wär' abba auch was Feines; einfach DSL-Kabel auf die CPU pappen und fertich *g*
Mehr fiel einem Analysten dazu auch nicht ein
Registered
Vice Admiral Special
- Mitglied seit
- 12.07.2002
- Beiträge
- 757
- Renomée
- 7
Der Prozessor lässt sich dadurch schneller takten. Was genau in den Begriff "Performance" alles mit einfließt (evtl. Leckstrom, max. Schaltgeschwindigkeit, Leistungsaufnahme ... oder nur die Schaltgeschwindigkeit
) weiß ich jetzt leider auch nichtEdit: Hab nachgeschaut. Das bedeutet, dass sich ein Transistor bei gleicher Verlustleistung um 24% schneller takten lässt.
Was ich jedoch nicht verstehe, die 24% beziehen sich laut Heise.de auf einen "unstrained" Transistor. Da aber das bisherige Strained Silicon Verfahren schon bis zu 25% brachte, kann man von dem neuen Verfahren also scheinbar keinen Vorteil erwarten, ausser AMD und IBM hatten die Technik bisher relativ schlecht im Griff
Zuletzt bearbeitet:
Verwechselst Du das jetzt evtl. mit SOI? Strained Silicon wird seit längerem von Intel eingesetzt, Silicon On Insulator (gegen Leckströme) haben IBM und AMD verwendet. Nun haben sie es kombiniert; daß es "nur" so viel bringt wie "normales" SS ohne SOI-Unterbau ist ja verständlich, hat ja nicht direkt was miteinander zu tun, aber es war wohl schwieriger aufzubringen.
Registered
Vice Admiral Special
- Mitglied seit
- 12.07.2002
- Beiträge
- 757
- Renomée
- 7
Versteh jetz nicht ganz was du meinst. AMD und IBM setzen doch beide schon Strained Silicon mit Germanium ein. Vom SOI-Unterbau ist ja nirgends die Rede.
Was ich vielleicht etwas missverständlich ausgedrückt hab, ist das mit den Leckströmen. Strained Silicon wirkt sich imho nicht direkt auf die Leckströme aus, sondern indirekt über die reduzierbare Spannung
Was ich vielleicht etwas missverständlich ausgedrückt hab, ist das mit den Leckströmen. Strained Silicon wirkt sich imho nicht direkt auf die Leckströme aus, sondern indirekt über die reduzierbare Spannung
rkinet
Grand Admiral Special
a) nix Germanium bei IBM/AMD. Nur Intel 'baded' in Germanium
b) natürlich sind die CPUs bei IBM/AMD (K8) voll in SOI gefertigt
c) bei SOI ist unterhalb eines Transistors eine Isolationsschicht, während bei Intel die Elektronen sich munter im Silicium unkontrolliert bewegen können = 'Leckströme'
SOI ist aufwendiger in der Fertigung.
Intel wollte billig fertigen und die Welt mit BTX 'beglücken'. Zur früheren 'Watt' Planung möge man die Äußerungen von Top-Leuten der Intel Führung nachlesen: 'heiß, wie auf der Sonnenoberfläche', 'Atomkraftwerk zur Energieversorgung' oder 'Kühlaggregat und das Licht wird dunkler beim PC einschalten' (von zukünftigen Intel CEO).
Jetzt haben IBM/AMD die Nase vorne, da sie frühzeitig dem 'Watt'-Wahnsinn abschworen.
@Registered
AMD/IBM setzen zwar Germanium ein, aber sie entfernen (durch wegätzen) es auch wieder.
Dazu kommt, dass nicht nur Teilbereiche im Gitter gestreckt -> strained werden, sondern bei der Elektronenlochleitung die Siliziumgitter enger, wie sonst üblich, wachsen lassen.
Die Elektronen sind mobiler, als die Elektronenlücken -> "Löcher" in einem Si-Halbleiter.
Das Teufelszeuch Germanium ist aus dem Prozess wieder weg, intel hingegen baut Germanium ein und schichtet dann andere Materialien darüber. Germanium hat schon Cray in den Abgrund gerissen. Nur das ist nicht alles, der Mix mit anderen Materialien macht den Erfolg derzeit bei AMD/IBM aus.
Den Preis den AMD zahlen muss ist, dass mehr Layer für die Fertigung notwendig sind. Das kostet Zeit und Geld. intel beschränkt sich auf deutlich weniger Layer, nur dies wird eben mit erhöhten Leckströmen erkauft ...
@OBrian
AMD setzt schon länger gestrecktes Si ein, aber sie schreien es nicht so laut heraus (wird ja von intel lauthals verkündet 8) ). Da gab es vor fast 2 Jahren ein Interview, wie und wo AMD gestrecktes Si einsetzen will. Suche im Forum mal unter Bill Siegle
MFG Bokill
AMD/IBM setzen zwar Germanium ein, aber sie entfernen (durch wegätzen) es auch wieder.
Dazu kommt, dass nicht nur Teilbereiche im Gitter gestreckt -> strained werden, sondern bei der Elektronenlochleitung die Siliziumgitter enger, wie sonst üblich, wachsen lassen.
Die Elektronen sind mobiler, als die Elektronenlücken -> "Löcher" in einem Si-Halbleiter.
Das Teufelszeuch Germanium ist aus dem Prozess wieder weg, intel hingegen baut Germanium ein und schichtet dann andere Materialien darüber. Germanium hat schon Cray in den Abgrund gerissen. Nur das ist nicht alles, der Mix mit anderen Materialien macht den Erfolg derzeit bei AMD/IBM aus.
Den Preis den AMD zahlen muss ist, dass mehr Layer für die Fertigung notwendig sind. Das kostet Zeit und Geld. intel beschränkt sich auf deutlich weniger Layer, nur dies wird eben mit erhöhten Leckströmen erkauft ...
@OBrian
AMD setzt schon länger gestrecktes Si ein, aber sie schreien es nicht so laut heraus (wird ja von intel lauthals verkündet 8) ). Da gab es vor fast 2 Jahren ein Interview, wie und wo AMD gestrecktes Si einsetzen will. Suche im Forum mal unter Bill Siegle
MFG Bokill
Zuletzt bearbeitet:
Registered
Vice Admiral Special
- Mitglied seit
- 12.07.2002
- Beiträge
- 757
- Renomée
- 7
@ rkinet
zu a) AMD und IBM benutzen Germanium, Intel war diejeniege Firma, die auf ein anderes Material setzen wollte
zu b) Hab ich behauptet, dass die CPUs nicht mit SOI gefertigt werden
zu c) bei dir hört sich das fast so an, als ob es mit SOI keine Leckströme mehr geben würde
@ Bokill
Verwendet AMD nicht 9 Layer beim A64 und Intel 7 beim Prescott
zu a) AMD und IBM benutzen Germanium, Intel war diejeniege Firma, die auf ein anderes Material setzen wollte
zu b) Hab ich behauptet, dass die CPUs nicht mit SOI gefertigt werden
zu c) bei dir hört sich das fast so an, als ob es mit SOI keine Leckströme mehr geben würde
@ Bokill
Verwendet AMD nicht 9 Layer beim A64 und Intel 7 beim Prescott
Zuletzt bearbeitet:
rkinet
Grand Admiral Special
Intel hat Germanium inside, IBM und AMD nicht - Punkt.
Registered
Vice Admiral Special
- Mitglied seit
- 12.07.2002
- Beiträge
- 757
- Renomée
- 7
@Registered
Ich denke schon,dass intel derzeit Ge einsetzt und auch nicht wegätzt. Jedenfalls legen dies die Photos/Diagramme nahe.
und dieses Doku von 2003 legt dieses ebenso nahe
MFG Bokill
Jepp! derzeit ist es so (Stand Ende 2004). Der Trend geht zu noch mehr Layern, bei allen Herstellern.
Ich denke schon,dass intel derzeit Ge einsetzt und auch nicht wegätzt. Jedenfalls legen dies die Photos/Diagramme nahe.
und dieses Doku von 2003 legt dieses ebenso nahe
MFG Bokill
Ähnliche Themen
