Geode LX - Fragen

Seemann

Admiral Special
Mitglied seit
17.04.2002
Beiträge
1.726
Renomée
43
Standort
Langenhagen
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2012
  • BOINC Pentathlon 2013
  • BOINC Pentathlon 2014
  • BOINC Pentathlon 2015
  • BOINC Pentathlon 2016
  • BOINC Pentathlon 2017
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2019
  • BOINC Pentathlon 2020
  • BOINC Pentathlon 2021
  • BOINC Pentathlon 2022
  • BOINC Pentathlon 2023
AMD hat heute den Geode LX vorgestellt:

http://www.heise.de/newsticker/meldung/59771
http://www.amd.com/us-en/ConnectivitySolutions/ProductInformation/0,,50_2330_9863_13022,00.html

Hier einen eher technischen Überblick:
http://www.amd.com/us-en/assets/content_type/Additional/33358a_Castle_Chart.gif

Meine Fragen:
- Auf welchem Kern beruht das Geode-LX-Design? Eher K7 oder K8?
- Ist die AES-Einheit mit VIAs PadLock-Einheit kompatibel oder kocht hier (wieder einmal) jeder sein eigenes Süppchen? Wird es in absehbarer Zeit eine ähnliche AES-Erweiterung auch auf dem Desktop geben?
 
Seemann schrieb:
Meine Fragen:
- Auf welchem Kern beruht das Geode-LX-Design? Eher K7 oder K8?
- Ist die AES-Einheit mit VIAs PadLock-Einheit kompatibel oder kocht hier (wieder einmal) jeder sein eigenes Süppchen? Wird es in absehbarer Zeit eine ähnliche AES-Erweiterung auch auf dem Desktop geben?
1. So, wie es aussieht, ist es kein K7 oder K8, sondern eher der ehemalige K6-Mitstreiter (National Semiconductor/Cyrix M2-Derivat), offenbar sogar etwas aufgerüstet (siehe z.B. L1 Caches).
Sieht auch nicht wie ein K7 aus:
33373a_01_lx800_combo_E.jpg


;)

2. Hier würde es mich nicht wundern, wenn es nicht kompatibel ist. Wäre aber schöner, wenn doch.
 
Dresdenboy schrieb:
1. So, wie es aussieht, ist es kein K7 oder K8, sondern eher der ehemalige K6-Mitstreiter (National Semiconductor/Cyrix M2-Derivat), offenbar sogar etwas aufgerüstet (siehe z.B. L1 Caches).
Hmm, gerade die großen Caches und die drei Kästchen von Integer Unit, MMU Load / Store und FPU haben mich zum K7 oder K8 geführt.
 
Hmmm, ich bin immer davon ausgegangen, dass die Geode-Reihe auf dem K7-Kern beruht und die National Semiconductor-Leute jediglich ihr Fachwissen mit beigesteuert haben. Also ich weiß ja nicht... *kopfkratz
 
Patmaniac schrieb:
aus diesem Posting

Hmmm, ich bin immer davon ausgegangen, dass die Geode-Reihe auf dem K7-Kern beruht und die National Semiconductor-Leute jediglich ihr Fachwissen mit beigesteuert haben. Also ich weiß ja nicht... *kopfkratz
Schau mal hier

Es gibt halt nicht nur den NX und jetzt LX sondern auch den GX (der dem unveränderten übernommenen Geode-Design zumindest vom CPU-Kern her entspricht).

Vielleicht das deutlichste Merkmal für LX!=K7:
Keine Unterstützung von SSE.
 
Patmaniac schrieb:
aus diesem Posting

Hmmm, ich bin immer davon ausgegangen, dass die Geode-Reihe auf dem K7-Kern beruht und die National Semiconductor-Leute jediglich ihr Fachwissen mit beigesteuert haben. Also ich weiß ja nicht... *kopfkratz

Geode NX = Low-Voltage Athlon XP-M (T-Bred-Core), Geode GX = Nachfolger vom Cyrix Media GXm (Cyrix MII + integrierte Northbridge)
 
Patmaniac schrieb:
aus diesem Posting

Hmmm, ich bin immer davon ausgegangen, dass die Geode-Reihe auf dem K7-Kern beruht und die National Semiconductor-Leute jediglich ihr Fachwissen mit beigesteuert haben. Also ich weiß ja nicht... *kopfkratz
*kopfkratz ... genau, das war häufig genug zu den Meldungen, bzw. zu den Nichtmeldungen seitens News P3D jüngstens immer wieder zu sehen ... is ja auch egal was im Forum schon darüber geschrieben wurde ... vollkommen egal ...
 
Zuletzt bearbeitet:
Auf dem Cyrix M2 basiert das Desing definitiv nicht. 1. hat der nie so hohe Taktraten erreicht, 2. sieht die Pipelinestruktur völlig anders aus und 3. hat der M2 auch keine getrennten Caches, sondern einen unified L1 (wie alle Cyrix Desings).

E: Also 2. lässt sich an dem Blockdiagramm natürlich nicht ganz so einfach festmachen, aber der M2 sieht anders aus. Wenn jemand noch ein detaillierteres Bild der Integer Unit findet...
 
Irgendwo fand ich sogar den Hinweis, der MediaGX würde einen 486-Kern benutzen. Wahrscheinlich dann wohl die erste Variante dieses Chips.

Jedenfalls auf Aceshardware schrieb jemand:
Interpreting the databook, it has an 8-stage pipeline, and 1 ALU, 1 AGU and 1 FPU. It looks similar to the GX, and instructionset-wise it can do what the original Athlon did, so MMX,extended MMX, 3DNow!, extended 3DNow! (which has part of SSE included).
(http://www.aceshardware.com/forums/read_post.jsp?id=115131119&forumid=1)

Mir fiel vor allem die Nichtunterstützung von SSE auf, weswegen ich auf eine Geode GX-Weiterentwicklung plädiere :) Auch die 8stufige Pipeline sowie die Units sprechen für einen ~K7.
 
Der M2 hat eine 7-stufige Pipeline. Die Trennung von AGU und ALU passt allerdings ganz sicher nicht zum M2 - der hat 2 symmentrische Pipes, also wenn dann müssten alle Einheiten 2mal da sein. Überhaupt hat der M2 afaik garkeine Trennung von ALU und AGU, was ja bei CISC auch kein Wunder ist.

Klingt also nach einem abgespeckten K7, dürfte auch nicht so schwer sein da jeweils 2 AGUs und ALUs rauszuwerfen.


Hat mal jemand einen Link zu dem Databook, auf das das bezogen ist?
 
i_hasser schrieb:
aus diesem Posting

Der M2 hat eine 7-stufige Pipeline. Die Trennung von AGU und ALU passt allerdings ganz sicher nicht zum M2 - der hat 2 symmentrische Pipes, also wenn dann müssten alle Einheiten 2mal da sein. Überhaupt hat der M2 afaik garkeine Trennung von ALU und AGU, was ja bei CISC auch kein Wunder ist.

Klingt also nach einem abgespeckten K7, dürfte auch nicht so schwer sein da jeweils 2 AGUs und ALUs rauszuwerfen.
K7 abspecken? Das wäre IMO ein heftiger Aufwand. Da ist es wohl einfacher und günstiger, den schon sparsamen Geode noch etwas aufzubohren.

Databook:
http://www2.amd.com/us-en/protected...50_2330_9863_13022^13073,00.html?doc=OTgxNDA=
Dafür muss man sich kostenlos registrieren.

Ein paar Schmankerl:
Pipeline-Stufen:
1 Instruction Prefetch
2 Instruction Pre-decode
3 Instruction Decode
4 Instruction Queue
5 Address Calculation #1
6 Address Calculation #2
7 Execution Unit
8 Writeback

To support the efficient delivery of instructions, the cache and TLB subsystem has a single clock access 64 KB 16-way set associative instruction cache and a 16-entry fully associative TLB. The TLB performs necessary address translations when in protected mode. For data, there is a 64 KB 16-way set associative writeback cache, and a 16-entry fully associative TLB.
[...]
The L1 caches are supported by a 128 KB unified L2 victim cache. The L2 cache can be configured to hold data, instructions, or both. The L2 cache is 4-way set associative.
[...]
The FPU is a pipelined machine with dynamic scheduling of instructions to minimize stalls due to data dependencies. It performs out of order execution and register renaming. It is designed to support an instruction issue rate of one per clock from the integer core. The datapath is optimized for single precision arithmetic. Extended precision instructions are handled in microcode and require multiple passes through the pipeline. There is an execution pipeline and a load/store pipeline. This allows load/store operations to execute in parallel with arithmetic instructions.

Und wer jetzt noch erzählt, es wäre ein K7 oder ähnliches, muß gegen mich HOI2 oder CoDUO spielen! :D
 
Dresdenboy hat recht, der LX besitzt einen aufgebohrten K6 Kern.

Wenn man im genannten Doc nach der CPUID guckt steht da EAX=$5A2:
=> Family 5 = K6
=> Model A (K6-III war 9)
=> Stepping 2

:D
 
HenryWince schrieb:
aus diesem Posting

Dresdenboy hat recht, der LX besitzt einen aufgebohrten K6 Kern.

Wenn man im genannten Doc nach der CPUID guckt steht da EAX=$5A2:
=> Family 5 = K6
=> Model A (K6-III war 9)
=> Stepping 2

:D
K6 mit pipelined FPU. Hammergeil! *g* Nein, im Ernst: Die National Semi Geodes meldeten $591. Das ist kein großer Unterschied zum K6 ;) Du hast Glück, daß ich weiß, was wirklich hinter deinem Posting steckt, sonst hätte ich dich zu einer Runde Zocken eines furztrockenen, rundenbasierten Strategiespiels mit Hexfeldern verdonnert *g*.
 
@Dresdenboy
> Nein, im Ernst: Die National Semi Geodes meldeten $591.

Mag schon sein, aber nicht mit Vendorstring von AMD. ;)

> Du hast Glück, daß ich weiß, was wirklich hinter deinem Posting steckt, sonst hätte ich dich zu einer Runde Zocken eines furztrockenen, rundenbasierten Strategiespiels mit Hexfeldern verdonnert *g*.

Da würd ich HUPRO den kürzeren ziehen (spiel so gut wie nie) *lol*

BTW. Interessant finde ich v.a. dieses Detail:
The L2 cache can be configured to hold data, instructions, or both
 
Zuletzt bearbeitet:
Der Vendor String dürfte die grösste Änderung sein die AMD gemacht. Ich bezweifle mal, dass man CPUs verkauft, die sich mit einem Vendor ID "Geode by NSC" melden...

Ansonsten: Es ist ein aufgebohrter Geode GX2 und damit ein aufgebohrter Cyrix MediaGX
 
Also worauf beruht nun die CPU? Einige Angebote sind ja nun schon unterbreitet worden.. Das letzte offizielle von AMD ist halt noch "designed on K7"...
 
Da ich zu faul bin das alles 2mal zu tippen:

i_hasser schrieb:
aus diesem Posting

Ha, habs gefunden - kein M1 und kein M2 ;D.

Einmal ist die FPU völlig neu. Der M2 (und M1) besaß eine ziemlich simple FPU die per FIFO angebunden war (übrigens nicht pipelined). Der Geode LX besitzt eine Pipelined FPU mit OoO und RegRenaming - ist ein völlig anderes Eisen.

Dann ist der Cache anders angebunden als beim M2/M1 (16way assoziative vs. 4way assoziative) - und zu guter letzt: Dem Geode LX fehlt eine Pipeline :P.

M1 und M2 sind Dual-Pipeline Desings, sprich da sind 2mal exakt die selben Pipelines vorhanden. Damit kann die CPU im Idealfall 2 Anweisungen parallel ausführen, was praktisch auch relativ oft klappt.

Der GeodeNX hat nur eine einzelne Pipeline, die dazu eine Stufe mehr hat. Damit geht die IPC absolut verloren, im Endeffekt dürfte ein 300MHz M2 ungefähr auf die Leistung eines 500MHz GeodeLX kommen.

Also auch wenn das irgendwo vielleicht auf dem M1 oder M2 basieren mag, es ist ein völlig anderes Desing. Von der Technik her ähnlich dem Via C3. Neuer Cache, neue FPU und massiv veränderter Integer-Core. Vom M1/M2 ist da nicht mehr viel übrig.

Da dem GeodeNX auch eine gute Branch Prediction bescheinigt wird (was aber auch Marketing sein könnte) wird sich da auch einiges geändert haben. Der M1/M2 hat zwar auch eine Branch Prediction (übrigens als nahezu einzige CISC CPU), nur liegt die Trefferquote ungefähr bei 50%. Zum Vergleich: K6, K7, K8, und Pentium2, 3 und 4 liegen da über 90%. Wegen der geringen Branch Penalty war das aber nicht weiter tragisch, was sich durch die zusätzliche Pipelinestufe allerdings leicht verändert hat.


Im Endeffekt hat AMD den M1 völlig umgekrempelt, wenn das überhaupt auf einem M1 basiert. Einfacher wäre es wohl gewesen einen 486er aufzubohren *buck*.
 
Danke, i_hasser! Ich glaube, das ist dann deutlich genug.

Jetzt noch jemand mit "K6" oder "K7" als Vorschlag? *fäusteschwing* ;)

Im Prinzip kann ich diese Gedanken sogar verstehen. Aber AMD ist fähig, neuere Designs zu entwerfen. In der Vergangenheit haben sie ja auch als nennenswert z.B. RISC CPUs (29k-Reihe) oder den SSA5 (K5) selbst entwickelt. Da wird doch heutzutage so eine kleine CPU noch drin sein, wie auch ein K10 oder sonstwas. :)
 
Zuletzt bearbeitet:
Hatte da oben ein paar Schreibfehler drinnen, mach einfach aus allen GeodeNX ein GeodeLX ;).

Ansich könnte das schon aus dem Cyrix Desing hervorgegangen sein, nur wurde das so massiv verändert und abgespeckt, dass davon nix mehr übrig ist. Was für Cyrix spricht sind die Namen der Pipeline-Stufen und dass die CPU CISC ist/zu sein scheint.
Die FPU ist vollkommen neu, vielleicht stammt die aus irgendeiner anderen AMD CPU *noahnung* - bliebe ja aber auch nur K7 übrig. RegRenaming und OoO für die FPU klingt aber schon nach einem etwas aufwändigeren Desing.

Im Endeffekt ist Geode einfach Geode, ein eigenständiges Desing das mal irgendwo irgendwie aus dem Cyrix M1 hervorging, aber fast nix mehr damit zu tun hat.
 
Zuletzt bearbeitet:
i_hasser schrieb:
aus diesem Posting

Ansich könnte das schon aus dem Cyrix Desing hervorgegangen sein, nur wurde das so massiv verändert und abgespeckt, dass davon nix mehr übrig ist. Was für Cyrix spricht sind die Namen der Pipeline-Stufen und dass die CPU CISC ist/zu sein scheint.
Die FPU ist vollkommen neu, vielleicht stammt die aus irgendeiner anderen AMD CPU *noahnung* - bliebe ja aber auch nur K7 übrig. RegRenaming und OoO für die FPU klingt aber schon nach einem etwas aufwändigeren Desing.
Ich habe weiter oben noch einen Link eingefügt, weil das erste der beiden Bilder sonst wohl nicht angezeigt wird, außer es ist schon im Cache.

Zur FPU: Diese kann keine native Ausführung von Double- oder Extended-Precision-Berechnungen. Diese werden per Microcode emuliert. Die maximale native Verarbeitungsbreite ist 32bit-FP. Das spart sicher ungemein an Energie, da eine DP oder EP-Multiplikation bei nativer Unterstützung zwar sehr schnell ist, aber dafür so 6-7mal oder gar mehr Transistoren benötigt. Und die Multiplikation ist der eigentliche Energiefresser in modernen FPUs. Die K7-FPU fällt hier wohl aus (extended precision capability, 120 interne Regs, 3 pipelines), weil man da wohl schneller ist, eine so kleine FPU aus einer anderen kleinen zu entwickeln. Bei Bedarf kann man da ja mal nachforschen.

Gegenüber dem Architektur-Bild des National Semiconductor Geode GX2 hat sich zumindest beim beim LX im x86-Kern nur etwas an den Caches geändert. Kleinere Änderungen sind natürlich nicht ausgeschlossen, weil die Bilder sehr grob sind. Dafür bräuchten wir wieder Datasheets.
 
Hallo!

Wird bei "www.pc-king.de" schon in zwei Varianten angeboten.1000Mhz und 1400Mhz.


Gruß Offy
 
Zurück
Oben Unten