IBM verbessert low-k Technik für 65nm

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
24.369
Renomée
9.694
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
  • BOINC Pentathlon 2023
Auf der International Interconnect Technology Conference (IITC) hat IBM mit seinen Partnern eine verbesserte Version der low-k Dielektrizitätstechnologie vorgestellt.

Danach wird man durch den Einsatz des low-k Belags mit einem "k Wert" von 2,75 statt einem von 2.9 bis 3.0 Performance Verbesserungen erzielen.
<ul><i>"In a paper, IBM described a new version of its carbon-doped silicon oxide technology, dubbed SiCOH, which is said to have a &#8220;k&#8221; value&#8221; of 2.75. IBM&#8217;s proprietary film is devised by using chemical vapor deposition (CVD) tools."</i></ul>
Die Technik stellte IBM zusammen mit AMD, Chartered, Sony und Toshiba vor.

<b>Quelle:</b> <a href="http://www.eetimes.com/news/semi/showArticle.jhtml?articleID=188701793" target="b">IBM enhances low-k for 65-nm designs</a>
 
Was ist ein K-Wert und was bringt diese Verbesserung, wenn es von 2,75 auf 3,00 erhöht wird???

Und wenn ich schon beim Fragen bin,

Was ist der Unterschied zwischen low-K und high-K bzw. welches ist besser und wie hoch sind die Vorteile???
 
Hi,

das ganze ist ein Schlüssel zum Erfolg. :]
Erfolg heißt hier, gegen Intels Conroe Riege bestehen zu können. :P

Greetz
neax;)
 
@ pipin
Die Technik stellte IBM zusammen mit ..., IBM, ... vor ;)

@ aylano
So wie ich das verstanden habe, ist der k-Wert von 2.9 - 3.0 auf 2.75 gesunken

@ Topic
Kann man eigentlich davon ausgehen, dass dieses neue Verfahren/Material (hab den Artikel noch net gelesen) schon beim Start der 65nm-Produktion von AMD eingesetzt wird?
 
...
@ Topic
Kann man eigentlich davon ausgehen, dass dieses neue Verfahren/Material (hab den Artikel noch net gelesen) schon beim Start der 65nm-Produktion von AMD eingesetzt wird?
Anfangs nicht. Letztens gabs doch auch mal passende Präsentationsfolien dazu; danach ist der Plan, den Schritt zur nächstkleineren Strukturgröße erstmal einzeln zu machen (je weniger man auf einmal ändert, desto leichter findet man irgendwelche Fehler) und dann in einer (oder mehreren) weiteren Stufe(n) diverse Verbesserungen in dieser Strukturgröße umzusetzen. So stehts jedenfalls auch im EETimes-Artikel.
 
Zurück
Oben Unten