AMD mit Informationen zum "Barcelona"

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
24.368
Renomée
9.694
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
  • BOINC Pentathlon 2023
Für Ende August plant AMD die Auslieferung der neuen Prozessorgeneration mit vier Kernen, die unter dem Namen "Barcelona" entwickelt wurde. Auf einer Presseveranstaltung in München gab man heute einige Details zu dem Prozessor bekannt.

Getreu dem Firmenmotto "Smarter Choice" setzt man beim Barcelona auf die Schlagwörter "Smarter Investment", "Smarter Virtualization", "Smarter Power Efficiency" und "Smarter Performance". Darunter versteht AMD die Einführung einiger neuer Features, sowie die unproblematische und nahtlose Aufrüstung bestehender Systeme auf Quad-Core Prozessoren. Dabei betont man die Beibehaltung bestehender Grenzen bei der TDP.

Einsparungen beim Energiebedarf verwirklicht man durch die Independent Dynamic Core Technology, die es erlaubt, die verschiedenen Prozessorkerne mit unterschiedlichen Taktfrequenzen zu betreiben. Zusätzlich erlaubt es die AMD CoolCore Technology ungenutzte Teile des Prozessor abzuschalten. Das Dual Dynamic Power Management schließlich ermöglicht es die Spannungsversorgung der CPU-Kerne und des Memory Controllers zu trennen. Dadurch können die CPU-Kerne mit reduziertem Energieverbrauch arbeiten, während der Memory Controller mit normaler Geschwindigkeit läuft.

Gleichzeitig ermöglicht dies dem Memory Controller mit höheren Frequenzen zu arbeiten, was die Bandbreite und Geschwindigkeit erhöht. Zu Performanceverbesserungen sollen weiter der AMD Wide Floating Point Accelerator (128 Bit) und die AMD Memory Optimizer Technology beitragen.

Letztere besteht aus:
<ul><li>Independent Memory Channels</li><li>Larger Memory Buffers (~2-4x More) - Better optimized for DDR2 data rates</li><li>Write Bursting - Reduced Read/Write transition</li><li>Optimized DRAM Paging - Smarter algorithm helps improve bandwith</li><li>DRAM Prefetcher - Intelligently predicts and fetches data needed from main memory</li><li>Core Prefetchers - Data fetched directly to L1 Cache; ~ 5ns lower latency</li></ul>

Die Virtualisierung, bei AMD AMD-V genannt, soll sich durch eine Reihe von Merkmalen von der Konkurrenz absetzen, dazu zählen Rapid Virtualization Indexing (Nested Paging), die Direct Connect Architecture, AMD Balanced Smart Cache, Tagged TLB, sowie DEV auf der Sicherheitsebene.
 
Hmmm, ein Haufen Schlagwörter...

Scheint aber ein sehr ausgeklügeltes und durchdachtes Produkt zu werden. Insofern kann ich auch verstehen, dass AMD so lange für die entwicklung benötigt (hat), die neue Architektur scheint eine Menge Potential zu haben. Ich bin sehr optimisitsch. Besonders die Stromsparfeatures gefallen mir. Das ist mir wichtiger als Top-Performance. Dies ist zwar der Serverprozessor, aber die meisten Features werden sicherlich auch für die Phenoms übernommen.
 
Zuletzt bearbeitet:
erzählen können die viel.....
die sollen mal weniger die "smarte" PR abteilung arbeiten lassen als das ding marktfertig bekommen.

wichtig ist mir die performance.
ich brauche CPU leistung zum rendern, wie die zustandekommt ist mir schnuppe. 8)

habe in der hoffnung, das mich der K10 vielleicht doch noch überrascht, immer noch ein 4200+ AM2 system hier rumstehen... das langweilt sich zwischen meinen Intel quads...

das ist nämlich leistungsmässig nicht in der lage mitzuhalten und wird daher kaum benutzt.
 
Zuletzt bearbeitet:
Dann klopf für 140 Euro einen 6000+ drauf und schon rennt er wieder.

Auf den AM2 K10 wirst du so oder so noch warten müssen.
 
*drooling* Das sind aber erstmal die Opteron oder?
 
Hrhr :P

Dass Barcelona der Codename nur für die Opteron ist, war mir nicht bewusst.
 
Barcelona is der Codename für den ersten K10 Opteron, Agena für den ersten Quad K10 Phenom, wie die anderen heißen KP xD
 
Dann klopf für 140 Euro einen 6000+ drauf und schon rennt er wieder.


leider ist auch der 6000+ bei rendering keine konkurrenz zu einem quad.

13415.png
 
Zuletzt bearbeitet:
1.) Wie kann man Quad und Dualcore miteinander vergleichen. Wenn der Intel Quad langsamer wäre als nen AMD Dual in nem entsprechend optimierten prog sollte sich intel sorgen machen.
2.) Rendering war schon immer Intel´s Stärke durch das hohe SSE Tempo, das wird sich erst mit dem K10 ändern, hoffentlich?!
 
leider ist auch der 6000+ bei rendering keine konkurrenz zu einem quad.

13415.png

Hm, wenn wir die Aussagen von AMD "überkorrekt" handhaben, dann würde der "Eröffnungs-Barcelona" in etwa 5Punkte in dieser Liste/Benchmark erreichen (2.0GHz K8 DualCore = 2.4Pkte / einen Geschwindigkeitsvorteil hat der K10 zum K8 ja angeblich "kaum", außer der doppelten Anzahl an Kernen = 2 x 2.4 + 0,2 SSE-Verbessunergs-Sympathiepunkte = 5.0Pkte)

natürlich alles ohne Gewähr *chatt*
 
1.) Wie kann man Quad und Dualcore miteinander vergleichen. Wenn der Intel Quad langsamer wäre als nen AMD Dual in nem entsprechend optimierten prog sollte sich intel sorgen machen.

2.) Rendering war schon immer Intel´s Stärke durch das hohe SSE Tempo, das wird sich erst mit dem K10 ändern, hoffentlich?!

wen AMD keine quads zu bieten hat... womit soll man es dann vergleichen ;)

SSE spielt nicht die dominante rolle bei 3d max. mehr spielt eine rolle, das man die render buckets auf 4 cpu´s verteilen kann.
rendering skaliert nahezu linear also je mehr core umso besser..
 
SSE spielt nicht die dominante rolle bei 3d max. mehr spielt eine rolle, das man die render buckets auf 4 cpu´s verteilen kann.
rendering skaliert nahezu linear also je mehr core umso besser..
Und was haben diese absolut neuen und erquickenden Erkenntnisse Deinerseits mit den Informationen zum Barcelona zu tun bitte *noahnung* ???
 
Trotzdem finde ich das einen blöden verglich, Dual gegen Quad. Das können sie nochmal mit dem 2.4 GHz Barcelona machen, das wäre dann nen Verglich!
 
Und was haben diese absolut neuen und erquickenden Erkenntnisse Deinerseits mit den Informationen zum Barcelona zu tun bitte *noahnung* ???

ach sorry wusste nicht das du bestimmst wohin sich die diskussion entwickelt.....;)

also schnell zurück zu smart technologies..... ;D


N1truX schrieb:
Trotzdem finde ich das einen blöden verglich, Dual gegen Quad. Das können sie nochmal mit dem 2.4 GHz Barcelona machen, das wäre dann nen Verglich!

das ist um die leistungsfähigkeit der existierenden CPU´s bei diesem speziellen programm aufzuzeigen.
weiß nicht was daran blöde sein soll.
für einen vergleich 2.4 ghz barcelona gegen intel quad müsste man ja noch bis 2008 warten.
 
Zuletzt bearbeitet:
Trotzdem finde ich das einen blöden verglich, Dual gegen Quad. Das können sie nochmal mit dem 2.4 GHz Barcelona machen, das wäre dann nen Verglich!

Wie gesagt: EIGENTLICH ist der Barcelona ein K8 mit doppelt-so-vielen Kernen...zwar hier und da ne Verbesserung, aber keine nagelneue Architektur, die Luftsprünge vollführt.
 
Wie gesagt: EIGENTLICH ist der Barcelona ein K8 mit doppelt-so-vielen Kernen...zwar hier und da ne Verbesserung, aber keine nagelneue Architektur, die Luftsprünge vollführt.
Ich wüsste zu gern woher du das wissen willst, der K10 soll ordentliche verbesserungen bringen, grade bei SSE!
 
Ich wüsste zu gern woher du das wissen willst, der K10 soll ordentliche verbesserungen bringen, grade bei SSE!

Du meinst NUR bei SSE.
Das sind all die Informationen, die sich AMD über die Monate hat entlocken lassen :)
 
Neurer Hyper Transport für mehr tempo bei der infrastruktur, besserer Memorycontroler
 
wobei bei intel SSE4 in den startlöchern steht..... und z.b. bei divx ~100% performance plus bringt (bei gleicher taktfrequenz).
 
War nich bei AMD von SSE3a (oder 4a) die rede, das sollte doch fast so ähnlich sein
 
War nich bei AMD von SSE3a (oder 4a) die rede, das sollte doch fast so ähnlich sein


keine ahnung... das nervt einen ja so.. das man AMD alles aus der nase ziehen muss.

hab hier was gefunden auf anandtech:

Many of the "major" changes to Barcelona were driven by one significant change: what AMD is calling SSE128. In the K8 architecture AMD can execute two SSE operations in parallel; however the SSE execution units are only 64-bits wide. For 128-bit SSE operations, the K8 had to handle them as two 64-bit operations. This also means that when a 128-bit SSE instruction is fetched, it is first decoded into two micro-ops (one for each 64-bit half of the instruction), thus taking up an extra decode port for a single instruction.

Barcelona widens the execution units that handle SSE operations from 64-bits to 128-bits, so now 128-bit SSE operations don't have to be broken up into two 64-bit operations. This also means that you get more usable decode bandwidth since 128-bit SSE instructions now map to a single micro-op instead of two. The FP scheduler can now handle these 128-bit SSE operations as well.

It's the increase to SSE execution width that drove a number of other changes within the core. Since you effectively have more decode bandwidth when executing 128-bit SSE instructions AMD discovered a new bottleneck: instruction fetch bandwidth. These 128-bit SSE instructions tend to be quite large, and in order to maximize the number decoded in parallel the Barcelona core can now fetch 32-bytes per cycle, up from 16-bytes in K8. The 32B instruction fetch not only benefits SSE code but also seems to benefit integer code as well. Bigger instructions in general will see a performance boost here.

Now that you can fetch and decode more instructions, you need to be able to get more data to the execution core and thus AMD widened the interface between the L1 data cache and Barcelona's SSE registers. Barcelona can now perform two 128-bit SSE loads per cycle from the L1-D cache compared to two 64-bit loads per cycle in K8. AMD then widened the interface between the L2 cache and the memory controller so that now 128-bits can be transferred per cycle, once again to balance out all of the aforementioned changes.

The culmination of the SSE128 improvements is very similar to some of the changes made in the Yonah to Merom transition. Prior to Conroe/Merom, Yonah could not keep up with AMD's K8 when it came to FP/SSE performance. Almost a year and a half ago we did an article where we compared AMD's K8 to Intel's Yonah running at the same clock speed. While Yonah was able to equal the K8's performance in general applications, professional 3D rendering and games, it could not compete when it came to video encoding.

There were a number of SSE performance improvements made to Yonah but it wasn't until Intel's Core 2 processors that Intel was really able to outperform AMD in our video encoding tests. Whether the improvements were due to the single cycle SSE throughput introduced in Core 2 or the wider front end or a combination of both remains to be seen. Although it's difficult to compare specs between two very different architectures, encoding performance is a sore spot for AMD today, and it's something that the SSE128 changes can only help.
 
Zuletzt bearbeitet:
SSE3 besitzen schon alle "aktuellen" A64...

edit: oh, hab bei N1truX nur "SSE3" und nicht "SSE3a" gelesen...wobei mich interessieren würde, was dieses SSE3a sein soll oO

edit2: aja, der Barcelona kann auch SSE4 afaik
 
Zurück
Oben Unten