AMD Roadmaps bis 2009

Auf dem Technology Analyst Day hat AMD die Planungen der nächsten Jahre in Roadmaps präsentiert.

<center><a href="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/default_large/Slide57.JPG" target="b"><img src="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/Slide57.JPG"></a></center>

<center><a href="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/default_large/Slide64.JPG" target="b"><img src="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/Slide64.JPG"></a></center>

<center><a href="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/default_large/Slide85.JPG" target="b"><img src="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/Slide85.JPG"></a></center>

<center><a href="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/default_large/Slide86.JPG" target="b"><img src="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/Slide86.JPG"></a></center>

<center><a href="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/default_large/Slide87.JPG" target="b"><img src="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/Slide87.JPG"></a></center>


<center><a href="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/default_large/Slide132.JPG" target="b"><img src="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/Slide132.JPG"></a></center>

<center><a href="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/default_large/Slide133.JPG" target="b"><img src="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/Slide133.JPG"></a></center>

<center><a href="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/default_large/Slide134.JPG" target="b"><img src="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/Slide134.JPG"></a></center>

<center><a href="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/default_large/Slide135.JPG" target="b"><img src="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/Slide135.JPG"></a></center>

<center><a href="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/default_large/Slide156.JPG" target="b"><img src="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/Slide156.JPG"></a></center>

<center><a href="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/default_large/Slide165.JPG" target="b"><img src="http://www.iian.ibeam.com/events/thom001/22876/browser/slides/20070726084721294707/Slide165.JPG"></a></center>

Für 2009 sind bei den Prozessoren DirectX 10 und 11 angegeben. Da bin ich mal gespannt, ob dort überall GPU Einheiten einen Platz finden, und ob diese eventuell auch andere Dinge beim zusätzlichen Einsatz einer GraKa berechnen können.

[MTB]JackTheRipper;3265481 schrieb:

Für 2009 sind bei den Prozessoren DirectX 10 und 11 angegeben. Da bin ich mal gespannt, ob dort überall GPU Einheiten einen Platz finden, und ob diese eventuell auch andere Dinge beim zusätzlichen Einsatz einer GraKa berechnen können.

Zum Vergrößern anklicken....

Du meinst Python und Copperhead, da hat man eh anscheinend in den Folien geschlampt, weil als Prozess 32nm angegeben wird. Allerdings sind die bei der Prozesstechnologie doch relativ deutlich fuer 2010 ausgewiesen.

Da hab ich jetzt garnicht drauf geachtet.

Beim Eagle steht's allerdings auch dabei, und da macht es wohl anfangs auch am meisten Sinn, solang außer Grafik nichts anderes aus der CPU ausgelagert werden kann.

und mit 1 MB L3 -> auf Folie 87

Markus Everson schrieb:

und mit 1 MB L3 -> auf Folie 87

Zum Vergrößern anklicken....

Phenom X2

Markus Everson schrieb:

und mit 1 MB L3 -> auf Folie 87

Zum Vergrößern anklicken....

schon merkwürdig ...

Aber AMD könnte tatsächlich beim K10 die beiden L2 entfernen und nur L3 verbauen.
Dadurch wäre der Core gebremst, was dann auch Unterschiede zum L3-K10 bedeuten würde.


Interessant bei den AMD-Folien, daß 32nm für 2009 als Produkte aufgeführt sind, die Fertigungsroadmap aber die 32nm erst zum Wechsel/ Beginn 20010 anzeigt.

Also erste 32nm CPU am 31.12.2009 oder AMD läßt bei Intel fertigen

'Ärgerlich' sind Barcelona und Shanghai 'nur' mit Hypertransport 1.0,
denn hier ist ja Bedarf bei Multi-Socketsystemen vorhanden.
Da kann sich Intel noch etwas zurückhalten bei der Socket <-> Socket Kommunikation.

Nachdem die Cores schon 3.0 beherrschen sieht dies nach einem Designfehler beim Socket F aus ..

Interessant auch der Athlon X2 mit HTr 3.0 schon 2007.
Ob da doch mit der BE-Reihe 'heimlich' ein Core-Update eingeführt wird, daß den HTr 3.0 bedient, was auch den So. AM2+ früh fördern würde ?
Oder nur ein Schreibfehler auf den Folien ?

pipin schrieb:

Phenom X2

Zum Vergrößern anklicken....

Phenom Dualcore und X2 sind bisher nicht als identisch benannt worden.

Vermutung oder Gewissheit Deinerseits?

Markus Everson schrieb:

Phenom Dualcore und X2 sind bisher nicht als identisch benannt worden.

Vermutung oder Gewissheit Deinerseits?

Zum Vergrößern anklicken....

Das ist net reine Namenssache. Quad-Core K10 = Phenom X4 Dual-Core K10 = Phenom X2

rkinet schrieb:

schon merkwürdig ...

Aber AMD könnte tatsächlich beim K10 die beiden L2 entfernen und nur L3 verbauen.
Dadurch wäre der Core gebremst, was dann auch Unterschiede zum L3-K10 bedeuten würde.

Zum Vergrößern anklicken....

Wohl kaum, denn dann hätte deiner Logik nach der X4 auch nur den 2MB grossen L3 Cache (Seite 86) und wenn der L2 Cache weggelassen wird, dann würde der L3 Cache doch logischer Weise zum L2 Cache werden.

Damit wird sicher ein K10-Derivat gemeint sein. Glaube kaum, daß sie noch den ollen X2 noch so lange weiternutzen und auf 45nm hieven, denn für vernünftige Performance müßte der Takt dann ziemlich hoch werden und damit geht die Ausbeute zwangsläufig in den Keller und der Stromverbauch steigt an.

Ein halber Barcelona mit halbem L3 ist da wohl besser, auch wenn die Diefläche ein klein wenig größer ist. Daß der dann auch L2 hat (wahrscheinlich die üblichen 512kB pro Core), ist für den Folienersteller wohl schon so selbstverständlich, daß es gar nicht mehr erwähnt wird.

Aber so ganz schlüssig ist das nicht, warum sollte man den noch Athlon X2 nennen, wenn es im Grunde ein Phenom X2 ist? Normale Athlon X2 werden zu dem Zeitpunkt ja auch noch massenhaft im Markt sein, wäre total verwirrend. naja, vielleicht sollte man das einfach mal wieder als eine der bekannt "genialen" Marketingideen AMDs abhaken.

OBrian schrieb:

Aber so ganz schlüssig ist das nicht, warum sollte man den noch Athlon X2 nennen, wenn es im Grunde ein Phenom X2 ist? Normale Athlon X2 werden zu dem Zeitpunkt ja auch noch massenhaft im Markt sein, wäre total verwirrend. naja, vielleicht sollte man das einfach mal wieder als eine der bekannt "genialen" Marketingideen AMDs abhaken.

Zum Vergrößern anklicken....

Der Name Athlon wir nicht fallengelassen. Damit werden in Zukunft Mid-Range Produkte bezeichnet.

Berniyh schrieb:

Der Name Athlon wir nicht fallengelassen. Damit werden in Zukunft Mid-Range Produkte bezeichnet.

Zum Vergrößern anklicken....

Der Griffin ist ja auch ein K8-Produkt - weshalb nicht eine Fortsetzung jener Linie ?

Der K10 ist komplexer als ein K8 und benötigt allein deshalb schon mehr Strom und DIE-Fläche. Veränderungen an der K8-Fertigung (stärker gestrecktes Silicium, eSiGe) könnte beim K8 / 65nm den Takt noch auf bis typ. 3 GHz anheben lassen, was im $70++ Segment auch noch 2008 reichen könnte. Es klappt ja auch heute mit 90nm K8 wie 6000+ und 'alten' Designs.
Nachdem der K10 per 'Bulldozer' / 2009 schon in gewissen Bereichen wieder abgelöst wird wäre eine Zwischenstep per J8 nicht schlecht.

Mal fiktiv: Würde AMD beim K8 /65nm den L2 auf 256k oder 128k verkleinern könnten die Latenzzeiten wieder auf schnelles 90nm Niveau fallen.
In Ergänzung dann noch einen gemeinsamen 1M-L3 Cache mit mäßiger Geschwindigkeit aber immer noch zügiger als das DRAM würde den Core im Vergleich zu heute in vielen Bereichen beschleunigen ohne ihn wirklich größer zu machen.

Kann mir mal einer erklären warum der Barcelona wieder HT 1.0 hat obwohl wir aktuell schon HT 2.0 haben und warum der Budapest dann HT 3.0 hat während der später kommende Shanghai wieder mit 1.0 läuft?

Das kann doch nur Quatsch sein...

Hotstepper schrieb:

Kann mir mal einer erklären warum der Barcelona wieder HT 1.0 hat obwohl wir aktuell schon HT 2.0 haben und warum der Budapest dann HT 3.0 hat während der später kommende Shanghai wieder mit 1.0 läuft?

Das kann doch nur Quatsch sein...

Zum Vergrößern anklicken....

Intern dürfte der Barcelona auf Hypertransport 3.0 ausgelegt sein - s. AM2+ Variante des Opteron / Phenom.

Es könnte an dem Wunsch nach Kompatibilät bzw. einfach Schwächen beim So.F gehen.

Allerdings ist HTr 3.0 beim Opteron mit typ. RDDR-2 667 DRAM überdimensioniert.
Es könnten auch Limit in der CrossBar des Barcelona gaben, sodaß HTr 1.0 nach außen die letzlich genauso performante Löcung darstellt.

Im Prinzip macht sich AMD durch die ständige Core Umentwicklung selbst das Leben schwer. Und der Barcelona / Shanghai scheint mit heißer Nadel gstrickt zu sein, einfach weil AMD die Dual-Core nicht mehr für so wichtig betrachtet hat.

Was bei der Roadmap wundert ist dieses Feuerwerk an Modellen und Technologien, während wir die letzen Jahre und absehbar bis fast Ende 2007 nur K8 mit minimalen Variationen sahen. Entweder will AMD alles nun nachholen oder es wurde einfach eine 'Roadmap der Hoffnungen' präsentiert.

rkinet schrieb:

Im Prinzip macht sich AMD durch die ständige Core Umentwicklung selbst das Leben schwer. Und der Barcelona / Shanghai scheint mit heißer Nadel gstrickt zu sein, einfach weil AMD die Dual-Core nicht mehr für so wichtig betrachtet hat.

Zum Vergrößern anklicken....

Da hat halt die Ebene mit den Entscheidern gepennt.

AMD hätte die ganze Man-Power auf den Quad-Core setzen sollen und fertig. Die heutigen Dual-Core hätte man dann herabgestuft zum Einsteigersegment und fertig.

Intel will demnächst einen Quad-Core für unter 200 € präsentieren und spätestens wenn die im nächsten ALDI PC stecken kräht kein Hahn mehr nach Dual-Core, denn Quad-Core ist dann hip.

Dual-Core ist für Intel ein Auslaufmodell im Hochpreisbereich - also warum verschwendet AMD damit Zeit und Geld?? Als Abfallprodukt aus der Quad-Core-Fertigung ok, aber nicht als eigenständige Entwicklung.

Na, ich weiss nicht. Wenn mehr IO-Leistung Sinn macht, dann doch wohl in Mehr-Sockel Systemen! Im Single-Socket läuft da nur und ausschließlich das über HTr, was die Peripheriegeräte so brauchen. Und da ist es bekanntlich sogar immer noch egal, ob eine Graka mit x8 oder x16 angebunden ist.......und alles andere ausser der Graka braucht eh nur mini-Bandbreiten.

Also dass selbst der Shanghai ohne HTr 3.0 auskommen soll, ist schon mehr als eigenartig.......
.
EDIT :
.

NeuerBenutzer schrieb:

Dual-Core ist für Intel ein Auslaufmodell im Hochpreisbereich - also warum verschwendet AMD damit Zeit und Geld?? Als Abfallprodukt aus der Quad-Core-Fertigung ok, aber nicht als eigenständige Entwicklung.

Zum Vergrößern anklicken....

Was beschwerst Du dich? Genau das hat doch AMD gemacht......und rkinet beschwert sich hier seit langem, dass AMD sich auf Quad konzentriert hat......

Was ist denn ein native Quadcore? Also was ist da anderes als bei den anderen Quadcores?

rkinet schrieb:

Der K10 ist komplexer als ein K8 und benötigt allein deshalb schon mehr Strom und DIE-Fläche.

Zum Vergrößern anklicken....

So wie ein Core2Duo aufgrund seiner Komplexität mehr Strom und Die-Fläche als ein PentiumD benötigt?
.
EDIT :
.

Szenario21 schrieb:

Was ist denn ein native Quadcore?

Zum Vergrößern anklicken....

Eine CPU mit vier vollwertigen Kernen auf einem Die.

Also was ist da anderes als bei den anderen Quadcores?

Zum Vergrößern anklicken....

Bei Intels 2x2 Dualcore-CPUs teilen sich zwei Dice den L3. Die Kommunikation innerhalb zwischen den Kernen die auf verschiedenen Dice sitzen geht über den (deutlich langsameren) FSB.

Bei AMDs kommendem Quadcore teilen sich vier Dice den L3. Muss ein Kern mit dem anderen Daten tauschen ist kein FSB oder HT im Weg. AMD muss allerdings vier Cores finden die 2,4 GHz mitmachen um einen 2,4 GHz Barcelona auszuliefern. Intel dagegen nur zwei.

Die Wahrscheinlichkeit dass vier Cores fehlerfrei sind ist ebenfalls geringer. Auf der anderen Seite muss Intel die zwei Dice zusammenfügen. Das ist teurer als bei einem Die, ebenso wie der doppelt so große L3.