Neuigkeiten vom AMD K8

Ghanja

Admiral Special
Mitglied seit
01.07.2000
Beiträge
1.121
Renomée
3
Standort
Big Cedar Lake
Wieder einmal haben wir aus den dunklen Quellen des Webs Informationen erhalten, die wir euch natürlich nicht vorenthalten wollen. In diesem Falle handelt es sich um Facts zu kommen AMD CPUs bzw. K8-Chipsätzen. Demach können folgende Punkte angenommen werden.

Der Übergang von K7 zu K8 soll im ersten Halbjahr 2003 erfolgen (erste Auslieferungen Q1 2003, Massenlieferung Q2 2003).

<b>K7 (FSB- und L2 Cache-Entwicklung)</b>
<li>Thoroughbred 2400+, 2600+, 266MHz FSB, 256KB L2 Cache</li><li>Thoroughbred 2700+, 2800+, 333MHz FSB, 256KB L2 Cache</li><li>Barton 2800+, 3000+*, 3200+*, 333MHz FSB, 512KB L2 Cache</li>
*) K7 AMD Athlon XP 3000+ (Barton Core) benötigen neue Specs hinsichtlich der Kühlung (Therm. Widerstand < 0.60 °C/W)

<b>K8 Zukunftspläne:</b>
<li>"ClawHammer", 1MB L2 Cache, 0.13u SOI</li><li>"Paris", 256KB L2 Cache, 0.13u SOI</li><li>"San Diego", 512KB L2 Cache, 0.09u SOI</li>

Desweiteren scheint man bei AMD wohl wohl die Möglichkeit zu prüfen, den FSB-Takt auf 400 MHz (200 MHz DDR) zu erhöhen. Die JEDEC ist hier das Zünglein an der Waage, da es noch nicht sicher ist, dass DDR400 in die DDR-I Specs integriert wird.

<b>Neuerungen von VIA KT400 auf KT400A:</b>
<li>Merkliche Performance Verbesserung</li><li>Möglichkeit, den Speicher mit DDR400 zu betreiben (bei 333 MHz CPU)</li>

<b>K8 Chipsätze:</b>
<li>AMD: 8151, 8131 w/ 8111</li><li>VIA: K8T400M, K8M400 w/ 8237</li><li>SiS: 755, 760 w/ 964</li>
 
was soll denn bitteschön paris sein??? abgemagerter L2-cache, soll das nen duron werden oder wie? :P

ansonsten nichts wirklich neues, aber immer wieder gut zu hörn! :)


@ ghanja

ich würd mir nochmal schnell den ersten satz durchlesen, kingt net so sauber... ;) *fg*
 
mal schaun ob VIA mit dem KT400A ein ähnlicher Kunstgriff wie mit dem KT266A gelingt, der ja auch merklich schneller war als der KT266
 
jo, wtf is "Paris"? Is ja noch nich mal auf AMDs Roadmap verzeichnet =)
Sieht aber tatsächlich nach Duron2 aus ^^
 
Original geschrieben von Ghanja
[....]
*) K7 AMD Athlon XP 3000+ (Barton Core) benötigen neue Specs hinsichtlich der Kühlung (Therm. Widerstand < 0.60 °C/W)

[...]


???



Interface material thermal resistance

For 76W processor at 95°C 0.35°C/W

...das galt ab Thunderbird 1100MHz...nur für den Duron waren mehr als 0.60°C/W zugelassen.
 
Auslieferung Q1, Massenfertigung ab Q2.

Ich glaubs erst, wenn ich den K8 im Geschäft sehe. Beim letzten K7 hat es zwischen offizieller Vorstellung und realer Kaufmöglichkeit über 2 Monate gedauert. Ich gehe von Q3 aus...
 
wenigstens wissen wir jetzt, dass der Clawhammer nicht 256- sondern 1 mb level 2 cache bekommt :)
Paris ist aber echt eine überaschung.
 
Ich dachte der 2500+ sei auch Barton (512 KB Cache), taucht da ja leider nicht auf. Und beim KT400A steht mal wieder auch nichts von Dual DDRRam Chipset.
"Paris" sieht glaube ich mehr nach Mainstream Market aus, der Clawhammer dürfte dann wohl etwas zu teuer sein.
 
der kt400A wird auch kein dual Channel interface haben laut Toms GAGAGA.


edit: der 3000+er wird bestimmt so 75 Watt verbrauchen.
(das ist aber kommisch mit den neuen kühlern, da der barton ja weniger takt bei gleichem p-rating im vergleich zum t-bred.

edit2: auf the-inquirer steht, dass der barton sich bis ende märz verspätet.:]
 
Zuletzt bearbeitet:
hmmm, also "paris" + "san diego" klingen ja gut...
aba, des mit dem Clawhammer und 1mb L2 chache glaub ich net so richtig....
der clawhammer sollte doch die desktop-variante werden.... und mit 1MB L2 cache werden die bestimmt keine hohe ausbeute ham, was sich im preis niederschlagen wird.....
 
Hallo,
kann man mal dieses FSB vor den Angaben des Speicherbusses wegmachen?

Per Definition ist der FrontSideBus, die Anbindung des Cores an den Speichercontroller
Und die läuft wie AMD schon bestätig hat mit CPU Takt.

die 333DDR und 400DDR sind die Geschw. des Speicherbusses, also vom Speicher zum Speichercontroller.
 
Also dieser "Paris" ist mir neu denn bis jetzt war immer nur von "Athen" (Opteron in 90nm), "Odessa" (mobile in 130nm) und "San Diego" (Clawhammer in 90nm) die Rede. Vermutlich wird das der Nachfolger des Barton im Mainstream (was vorher der Duron war), oder? Für Server (viel L2 Cache) ist ja schon der Opteron gedacht also wozu dann noch ein teurerer Clawhammer mit 1MB? Vielleicht ein Xeon-Konkurrent? Aber wieso hat dann der "Paris" dann weniger Cache als der Barton? ???

P.S. Was ist mit den K8-Chipsätzen von Nvidia?
 
Original geschrieben von BlackBirdSR
Hallo,
kann man mal dieses FSB vor den Angaben des Speicherbusses wegmachen?

Per Definition ist der FrontSideBus, die Anbindung des Cores an den Speichercontroller
Und die läuft wie AMD schon bestätig hat mit CPU Takt.

die 333DDR und 400DDR sind die Geschw. des Speicherbusses, also vom Speicher zum Speichercontroller.

Die Hammer haben den Speichercontroller schon an Board! nen richtigen FSB gibts da net wirklich.

@IntelKiller
nVidia bringt auch einen K8-Chipsatz heraus.
http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1038080764
 
ja ich bitte euch die News zu korrigeren betreffend des FSB
der Athlon64. Es könnte wieder verwirrung stiften was AMD
nicht gerade positiv helfen könnte! ((

Der FSB ist bei den neuen Athlon64 nicht mehr ausschlaggebend.
Der FSB ist wie @BlackBirdSR gesagt hat je nach CPU getaktet.

Nur der Memorycontroller ist noch mit 200Mhz an den Speicher gebunden
wird aber mit CPU Takt an die DIE gebunden.

gruss roger
 
Original geschrieben von Friedrich II


Die Hammer haben den Speichercontroller schon an Board! nen richtigen FSB gibts da net wirklich.

er wird wie der BSB aus den Angaben verschwinden weil er keine Bedeutung mehr hat, da er eben auf CPU Takt läuft.
Eventuell wird man einen Marketing FSB erfinden, aber es ist falsch zu sagen der K8 hätte keinen richtigen FSB mehr.
 
Ja, der FSB existiert noch - und er hat genau Kerntakt. Ist vergleichbar mit dem SiS735: da scheint es auch ein Chip zu sein, intern sind es aber zwei Chips, die mit einem extrem schnellen IO Link verbunden sind.
Ich denke beim Athlon wird sich der Begriff 1,6 GHz Hyper Transport Bus durchsetzen, auch wenn das sehr nach Hyper Threading klingt. Der Begriff wird aber kaum gebraucht, siehe Media Markt.
 
Wie siehts eigentlich mit dem Chipsätzen von AMD aus. Sind die wieder nur für die Anfangsphase geplant oder wird AMD endlich mal länger Chipsätze fertigen. Ich will eigentlich zu meinen AMD Prozzi eigentlich auch wieder einen AMD Chipsatz.

CU
P-D
 
Ihr seid aber pingelig.

Dann ist jetzt eben der Flaschenhals auf die "andere Seite" des Memorycontrollers gerutscht. Aber die maximale Bandwith ist trotzdem mit 166MHz und Datenübertragung sowohl mit ansteigender als auch abfallender Flanke, also FSB333 identisch.

Was sich ändert sind die Latenzzeiten, und das versteht der DAU im Mediamarkt sowieso nicht.

Also regt euch ab von wegen FSB333

Ciao Jensibensi
 
Naja, ich geb mich ja schon damit zufrieden wenn überhaput einer kommt.

CU
P-D
 
Da es bislang keinen Chipsatz außer dem AMD 8000 in Planung gibt (zumindest soweit es bekannt ist), der für Server geeignet ist, wirds den Chipsatz wohl länger geben, wie lange er auf Consumer Mainboards verbaut wird, muss sich zeigen. Denn der AMD 8131 PCI_X tunnel ist bislang der erste Chip der es dem Hammer ermölicht auch vernünftig mit SCSI-320, GiGabit und ähnlichem umzugehen.
 
Zurück
Oben Unten