News ISSCC 2015: Beschreibungstext verrät Details zu AMDs Carrizo-APU mit Excavator-Kernen

Im Beschreibungstext zu einem Konferenzbeitrag auf der International Solid-State Circuits Conference 2015 (ISSCC 2015) verrät AMD offizielle Details bezüglich der “Carrizo”-APU mit “Excavator”-Kernen, die voraussichtlich nächstes Jahr “Kaveri” ablöst. Demnach wird “Carrizo” weiterhin in einer Strukturgröße von 28 nm gefertigt und bringt 3,1 Mrd. Transistoren auf die Waage. Als Die-Größe für die APU werden 244,62 mm² genannt. Außerdem will AMD trotz unveränderter Strukturgröße die x86-“Excavator”-Kerne um
(…)

» Artikel lesen

Platzersparnis okay bis dahin fand ich es noch geil aber dann lass ich das von der Reduzierung des L2-Caches.

Kleinerer L2 heißt wohl auch niedrigere Latenzen und das kann für so einen Puffer einige Vorteile bringen.

Wichtig wäre vor allem die Ansage, dass da auch nochmal was für AM3+ kömmet

mmoses schrieb:

Wichtig wäre vor allem die Ansage, dass da auch nochmal was für AM3+ kömmet

Zum Vergrößern anklicken....

oder halt 6 Kerne in FM2+

The Stilt nach ist das nicht (so einfach ?) möglich.

Die Kaveri-Kerne waren rund 31mm² gross, wenn ich mich nicht irre.
29,.... mm² bei Carrizo ? sind aber keine 23% Flächeneinsparung.

Ausserdem war vor Wochen von einem Carrizo-L die Rede. Ein Mobilableger, der noch dieses Jahr gelauncht würde.
Für den ergäbe eine integrierte SB Sinn, nicht aber für eine FM2+ -APU.
Für die wäre an Stelle der SB ein L3 sinnvoll.
...vllt. bringt AMD zwei unterschiedliche DIEs ?

ich glaube das der AM3 tot ist, vergleiche mal die IPC von 860k 95W und FX-4350 125W+
jüngst hat intel seine Desktop und mobile Entwicklung zusammengelegt. 860k bei 4.7 GHz ist zwar noch kein intel-schreck aber carrizo macht Gute Laune

daumen hoch and die redaktion das mit dem high-density ist ja einer der einflüsse von good-old-ATI in die x86-zukunft
delta-color-compression soll carrizo auch beherrschen was für neuere einflüsse als hawaii spricht.

Flare schrieb:

ich glaube das der AM3 tot ist, vergleiche mal die IPC von 860k 95W und FX-4350 125W+

Zum Vergrößern anklicken....

AM3 ist in der Tat tot. AM3+ ist aber noch lebendig.
Siehe Top-10 in Prozessoren (CPUs)

ich meinte den kompletten Baum AM3 etc. wegen dem vorranschreitenden verschmelzen mit NB und SB für die Zukunft nicht stand jetzt bei den händlern

sorry

Die Listen sind mit Vorsicht zu genießen, es geht um Zugriffe, nicht Käufe. Bei den Markenkomplettsystemen, und die sind's nunmal, die in großen Mengen umgesetzt werden, kommt als erster aus dem AMx/FMx-Lager der A10-7800, danach allerdings gleich ein FX FX-8350. Die Liste zeigt aber auch, dass hier nicht unbedingt das übliche PC-Käufer-Volk am Werk ist, denn zunächst finden sich dort Miniserver mit historischem Turion II Neo. Dieser führt die Liste zusammen mit einem Dell-Server, der sich auch sehr gut als DIY-NAS eignet, an, wenn man die CPU-Beschränkung auf AMD weglässt.

Also verkauft sich der Xeon (führt auch in der CPU-Liste) von allen Intel-Desktop-Systemen am besten? Von allen Marken-PCs sind für NAS geeignete die meistverkauften? Der Turion II Neo ist die zweit-häufigst gekaufte CPU bei Marken-Komplettsystemen? Alles IMHO reichlich unwahrscheinlich.

JeanLuc Trek schrieb:

Platzersparnis okay bis dahin fand ich es noch geil aber dann lass ich das von der Reduzierung des L2-Caches.

Zum Vergrößern anklicken....

Das muss nichts schlechtes sein. Vergleiche doch mal Propus und Deneb. Letzterer kann bis zu 13 (!) mal so viel Cache (L2+L3) für einen Kern nutzen. Ist im Schnitt aber trotzdem kaum schneller. Wenn bei Excavator der kleinere L2 für bessere Latenzen und das frei gewordene Transistorbudget für zusätzliche Kernverbesserungen genutzt worden ist, kann das durchaus mehr bringen. 2 MB L2 für 4 Kerne/Threads bzw 1 MB für 2 Kerne/Threads scheint im Moment im Trend zu liegen, siehe Jaguar, A53/A57, Cyclone oder eben jetzt Carrizo. Mit einer weiteren Cache-Stufe sind auch deutlich kleinere L2 Caches noch ausreichend, siehe Haswell oder Sparc M7, die lediglich 256 KB für ein bzw zwei Kerne nutzen.

irgendwo habe ich Gelesen dass der ES mit 2,6GHZ so viel GFlops schafft wie der Vorgänger mit 3,2GHz. Bedeutet zumindest in der Wertung dass er mit 600MHz weniger das selbe Leistet, was dann ca. 18% höhere Leistung bei niedrigerem Takt macht. Wenn ich mich jetzt nicht verrechnet habe.

Das waren Werte von SiSoft Sandra. Darauf würde ich erst mal nicht viel geben. Diese Werte können recht stark schwanken. Und ob die Taktraten stimmen, ist da auch nicht sicher.

isigrim schrieb:

Kleinerer L2 heißt wohl auch niedrigere Latenzen und das kann für so einen Puffer einige Vorteile bringen.

Zum Vergrößern anklicken....

Wenn aufgrund eines zu klein dimensionierten L2-Caches die für die nächsten Berechnungen erforderlichen Daten nicht vorgehalten werden können, dann bringen kurze Latenzzeiten leider herzlich wenig. Diese Daten müssten dann nämlich erst aus dem in Relation deutlich langsameren DRAM abgerufen werden, weil es beim Carrizo keinen L3-Cache gibt, der die geringe Größe des L2-Caches abfängt. Das Fehlen eines L3-Caches sollte man immer im Hinterkopf behalten. Die Geschwindigkeit eines Zwischenpuffers, gereicht dem gesamten Prozessor erst dann zum Vorteil, wenn dieser eine Mindestgröße hat, die Misses Caches selten auftreten lässt. Ob dies bei dem halbierten L2-Cache des Carrizo der Fall ist, wird sich erst noch erweisen müssen. Es ist gut möglich, dass sich die 1024kB Cache bei einem Modul nicht als Bremsklotz erweisen, weil ein kleiner Cache durch eine effektive Branch Prediction und andere Methoden zu einem gewissen Grad ausgeglichen werden kann. Sicher kann man dies jedoch noch nicht vorhersagen. Dies werden Benchmarks beim Launch von Carrizo erst erweisen müssen. Leider wird der Code moderner Software eher komplexer als simpler, sodass die Anforderungen an die Caches nicht sinken, sondern steigen.

Eine deutliche Verkleinerung des Caches, weil der RAM schnell genug ist, wird es wohl erst mit HBM geben. Aber HBM wird sehr wahrscheinlich frühestens mit 20-nm-Chips kommen, ich glaube überhaupt nicht, daß Carizzo das schon mitbringen kann. Außerdem ist HBM in erster Linie interessant für eine Steigerung der Bandbreite und Senkung der TDP, aber von besseren Latenzen wurde bisher wenig gesagt. Möglich wäre es aber durchaus, weil die Wege ja viel kürzer sind.

Kann aber sein, daß AMD darauf hinarbeitet und schon was gefunden hat, was jetzt schon eine Verkleinerung des Caches erlaubt, ohne daß die Performance darunter großartig leidet.

Jedenfalls würde ich meinen, daß in einem Chip, der zum größeren Teil aus GPU besteht und zudem noch eine Southbridge und andere Teile enthält, der CPU-Cache gar nicht so viel Platz einnehmen kann, man also durch Verkleinerung gar nicht so einen großen Anteil der Gesamtfläche spart. Er wird also bestimmt nicht so weit reduziert sein, daß es ernsthaft anfängt, weh zu tun. AMD ist ja bewußt, daß ihre CPU-Performance besser sein könnte bzw. müßte.