News Neue Fehlerliste für AMD Phenom Prozessoren

[Nero24.]

Mitte November bei der Vorstellung des neuen AMD Quad-Core Opteron mit Shanghai-Kern hat AMD zum letzten Mal die Fehlerliste seiner K10 Prozessor-Familie aktualisiert. Diese Liste dient BIOS-Programmierer und Compiler-Hersteller gleichermaßen als Dokumentation.

Bereits im November durften wir wohlwollend zur Kenntnis nehmen, dass AMD bei der Einführung der 45 nm Technologie und des zugehörigen C2-Steppings in Sachen Fehlerkorrektur ganze Arbeit geleistet hatte. So wurden tatsächlich sämtliche bekannte Fehler der 65 nm K10-Prozessoren beseitigt, die nicht mit "no fix planned" gekennzeichnet waren. Ein paar neue waren natürlich auch dazu gekommen, jedoch allesamt Kleinigkeiten, die in der Praxis irrelevant waren wie etwa Erratum 346 "System May Hang if Core Frequency is Even Divisor of Northbridge Clock" - solange AMD keine Prozessoren anbietet, bei denen Northbridge- und Kerntakt gleich oder geradzahlige Teiler sind, kann der Fehler auch nicht auftreten.



Mit der Vorstellung der neuen AM3-Prozessoren vor 2 Tagen hat AMD die Liste erneut überarbeitet. Da keine neuen CPU-Steppings vorgestellt wurden und auch die neuen AM3-Prozessoren noch immer auf dem Stepping C2 des Shanghai basieren, konnten logischerweise auch keine Fehler gefixt werden seit November. Dafür jedoch wurden ein paar neue entdeckt, die im Zusammenspiel mit DDR3-Speicher auftreten können. Hier stechen Erratum 372 "Processor Read That Matches The Address of an Earlier Uncompleted Write May Be Incorrect" und Erratum 378 "DDR3-1333 Configurations with Two DIMMs per Channel May Experience Unreliable Operation" ins Auge, welche Stabilitätsprobleme bei Verwendung von DDR3-1333 Speicher in Vollbestückung vermelden, offenbar vorzugsweise im Unganged Mode des Memory-Controllers. Als Workaround wird empfohlen bei zwei unbuffered DIMMs pro Kanal (also bei 4 RAM-Modulen) auf DDR3-1066 zurückzuschalten. Ein Fix für künftige Steppings ist geplant.

Das erinnert ein wenig an den 65 nm Phenom, der offiziell mit DDR2-1066 Speicher umgehen konnte, wo es aber ebenfalls Stabilitäts- und Konfigurationsprobleme gab (Erratum 355: "DRAM Read Errors May Occur at Memory Speeds Higher than DDR2-800"), die erst mit dem 45 nm Phenom beseitigt werden konnten. Insofern scheinen die Gerüchte vor ein paar Wochen bzgl. Stabilitätsproblemen bei DDR3-Betrieb nicht ganz so weit hergeholt gewesen zu sein. Wie wir in unserem AM3-Review bereits berichteten, hatte AMD auf der letzten Telefonkonferrenz auch klar gesagt, dass die BIOS-Versionen der Mainboards derzeit auf Stabilität getrimmt sind. Daher ist anzunehmen, dass das letzte Wort in Sachen AM3-Performance noch nicht gesprochen ist. Angesichts der vorhandenen Errata im C2-Stepping kann jedoch womöglich erst ein neues Prozessor-Stepping die wahre Performance der AM3-Plattform voll ausschöpfen.

Links zum Thema:

• AMD Dokument #41322 - K10 Revision Guide
• AMD veröffentlicht Errata-Liste des Shanghai
• TLB-Bug auch bei Intels "Nehalem"
• AMD TLB-Bug Erratum 298 endlich dokumentiert

[Undergroundking]

poste doch mal ne nehalem errata daneben. ich denk, dagegen ist die von amd ziemlich kurz

[SPINA]

Zitat von Undergroundking

poste doch mal ne nehalem errata daneben. ich denk, dagegen ist die von amd ziemlich kurz

Das hätte aber wenig Aussagekraft, weil man nicht weiß wieviel unentdeckte Fehler in jeder Architektur schlummern. Es werden ja nur diejenigen Errata dokumentiert, welche man idendizifieren und reproduzieren konnte. Die Dunkelziffer an unentdeckten Fehler schätze ich als recht hoch ein bei einem modernen und relativ komplexen Prozessor. Außerdem erlaubt die Anzahl der Fehler auch keinen Rückschluss auf die Güte der Arbeit der Designabteilung, weil dann nicht nach leichten und schweren Errata differenziert wird. Das bleibt den Fachleuten vorbehalten, denen auch genauere Dokumentationen zur Verfügung stehen als die doch sehr vage gehaltenen öffentlichen Revision Guides oder den Specification Updates.

[dekaisi]

Kein neues Stepping, heisst aber auch nicht, dass nicht dran gearbeitet wird.
Schliesslich gibt es dazu Revisionen.

Zitat von Nero24

Da keine neuen CPU-Steppings vorgestellt wurden und auch die neuen AM3-Prozessoren noch immer auf dem Stepping C2 des Shanghai basieren, konnten logischerweise auch keine Fehler gefixt werden seit November.

somit ist der diese Aussage nicht gerechtfertigt.

[palace]

"System May Hang if Core Frequency is Even Divisor of Northbridge Clock"

Mh, heisst das nicht: Wenn die Kernfrequenz gleich des NB Teilers ist?
Was ist der NB Clock Teiler?
Ich lese da NICHT NB Freq. = Core Freq.

[MusicIsMyLife]

Zitat von palace

Mh, heisst das nicht: Wenn die Kernfrequenz gleich des NB Teilers ist?
Was ist der NB Clock Teiler?
Ich lese da NICHT NB Freq. = Core Freq.

Sowohl der Prozessortakt als auch der Northbridgetakt leiten sich vom Referenztakt des Systems ab, den es nur 1x im PC gibt. NB-Frequenz und CPU-Frequenz können nur dann gleich groß sein, wenn beiden den gleichen Multiplikator nutzen. Und genau das kann schiefgehen.

Es würde zum Beispiel einen User treffen, der einen neuen X3 720 kauft und auf 2 GHz untertaktet, gleichzeitig aber die NB-Frequenz beibehält.

[Woerns]

Zitat von palace

Mh, heisst das nicht: Wenn die Kernfrequenz gleich des NB Teilers ist?
Was ist der NB Clock Teiler?
Ich lese da NICHT NB Freq. = Core Freq.

Nein, das heißt: " Das System kann sich aufhängen, wenn die die Kernfrequenz ein ganzzahliger Teiler des Northbridgetaktes ist".

Relevant wird das, wenn die Kernfrequenz zum Stromsparen runtergetaktet wird. Notfalls kann man die CPU immer auf Volldampf laufen lassen, dann bleibt der Kerntakt, wie er ist. Unschön allerdings...
MfG

[SPINA]

Zitat von dekaisi

Kein neues Stepping, heisst aber auch nicht, dass nicht dran gearbeitet wird. Schliesslich gibt es dazu Revisionen.

Soweit ich weiß beinhalten diese nur Optimierungen beim Fertigungsprozess (z.B. für höhere Taktraten). An der Logik der Schaltungen wird da nichts geändert.

[dekaisi]

Zitat von SPINA

Soweit ich weiß beinhalten diese nur Optimierungen beim Fertigungsprozess (z.B. für höhere Taktraten). An der Logik der Schaltungen wird da nichts geändert.

Schon alleine wenn man mit der Taktrate was machen will, muss man was ändern.
sei es Prozessoptimierungen oder Transistor Veränderungen. Alles muss kein Steppingwechsel zu folge haben, kann aber.
Z.b. wenn man Masken wechselt ect., da kommt auch nicht gleich nen neues Stepping.