AMD Zen - 14nm, 8 Kerne, 95W TDP & DDR4?

Im Hinblick auf die APUs und möglichen Multichip/Interposer Designs dürfte es durchaus sinnvoll sein. So bleibt genug Platz um einen weiteren Chip daneben zu setzen.
Mich würde nur interessieren ob man für ein Doppelchip Modell die beiden DIE aus einander sägt oder sie gleich zusammen läßt.
Wie hier in ähnlicher Form schon geschrieben wurde, wird das schwierig, weil auch die Serverchips ja z. t. selektiert werden für bestimmte Modelle. Außerdem: wenn man die beiden Chips sowieso auf einen Interposer drauf packt laufen die Daten auch über diesen. Wo ist also der Vorteil?

Bei den APUs kommt einfach ein Modul und evtl. ein Teil der Interconnects (GMI) weg und stattdessen die GPU auf den Chip.

Bei Zeppelin plant AMD einen 16-Kerner + GPU-Beschleuniger, die CPU selbst wird also anders proportioniert sein als der 8-Kerner.

Interessant finde ich die längliche Form des Dies. Einerseits schränkt das die maximale Größe des Dies ein (wie lang kann ein Die heute maximal sein?). Und zum zweiten stelle ich mir die Frage, ob das alles schon in etwa so arrangiert ist, sodass man zwei davon leicht zusammen rücken kann um dann ein 16-Core-Die zu erhalten, von dem man ja wieder zwei für die 32-Core-Server-CPUs bräuchte.
Evtl. will man mit der länglichen Form auch die Kerne möglichst weit auseinander ziehen. Thema Hitzeentwicklung hatten wir ja schon.

Der 16-Kern-Chip ist ja nicht notwendigerweise eine funktionelle Verdoppelung des 8-Kerners. Z. B. Southbridge braucht man nicht doppelt. Ich denke eher AMD fügt 2 weitere 4-Kern-Module hinzu und baut Speichercontroller und sonstige Schnittstellen nach Bedarf aus oder um, sodass der Chip wieder mehr einem Quadrat ähnelt.

\UPDATE

@drSeehas, ja ich meinte Quadrat, fixed.
 
Zuletzt bearbeitet:
Ja es wäre definitiv die sauberste Lösung denn so gibt es auch keine Höhenunterschiede für die Kühlung. Wenn ich mich recht erinnere hatte das seinerzeit auch Intel beim Pentium D gemacht.
Ein Nachteil wäre allerdings das man nur 2 nebeneinander liegende DIE nutzen kann und dies auch beim Zersägen des Wafers berücksichtigen muss.
Auch beim Core 2 Dual Duo aka Core 2 Quad haben sie es gemacht.
Und später noch mal mit den allendale (Core i3 mit IGP, LGA1155), bei denen CPU und Grafik Teil zwei eigenständige Dice waren.

Alllerdings ist die unterschiedliche Höhe der Dice auch gar kein Problem - wenn du den Deckel mit den Teilen verlötest.
Wenn du nur WLP dazwischen schmierst.

Die erste CPU, die ein Flip Chip Design mit Deckel und WLP zwischen Deckel und Die hatte war übrigens von AMD und kein Intel - der K6 nämlich.
 
Zuletzt bearbeitet:
[3DC]Payne;5091151 schrieb:
Die erste CPU, die ein Flip Chip Design mit Deckel und WLP zwischen Deckel und Die hatte war übrigens von AMD und kein Intel - der K6 nämlich.

Ich fand die "Aluköppe" vom K6 auch irgendwie schick, nett und praktisch. Praktisch deswegen, weil die rundrum eine Kerbe hatten, wo es dann die überflüssige WLP reingedrückt hat, ohne gleich den Rest vollzusauen. Ich kann das so sagen, weil ich damals noch keinen Plan vom "dünn auftragen" hatte und einfach so drauf gekleckst hatte. *buck*
 
Beim Core2 Quad waren es 2 einzelne DIE auf einem Träger.
http://www.notebookcheck.biz/fileadmin/_processed_/csm_quadcore_testsamples_01_7d53a0ffe5.jpg

Ich habe bei der GElegenheit aber auch Bilder gefunden wo auch beim Pentium D 2 einzelne verbaut waren.
http://www.tomshardware.com/reviews/65-nm-pentium-d-900s-coming-party,1202.html

Bei diesem Test habe ich allerdings das Bild mit beiden Varianten gefunden.
http://www.xbitlabs.com/images/cpu/pentiumd-820/slide-2.jpg
http://www.xbitlabs.com/articles/cpu/display/pentiumd-820_5.html

Scheit so als hätte man das im laufe der Zeit unterschiedlich gehandhabt.
 
Aber es sind definitiv keine 8 vollwertigen Kerne. Und zu denen gehört heutzutage auch die FPU, wenn sie vorhanden ist. Und bei Bulldozer ist sie nun mal vorhanden.
Das ist eine sehr eigenwillige Definition von CPU-Kern. Und vor allem eine falsche. Die FPU gehört ganz sicher nicht zum CPU-Kern. Siehe alle CPUs die einen Kern ohne FPU haben.
Du solltest eine Definition von CPU-Kern wählen der für alle Architekturen gilt die eine CPU darstellen. Da ist der gemeinsame Nenner der Integer-Core=CPU-Kern. Alles was eine CPU weg lassen kann gehört nicht zu deren Kern - die FPU ist da nicht "mandatory", sprich zwingend nötig. Es ist eine Hardware-Beschleunigung für mathematische Operation, aka mathematischer Co-Prozessor (damit kein Teil des Kerns), ebenso AES oder iGPUs.

Es gibt keinen Grund deine Definition für richtig zu halten.
 
Google hat sich gerade erst eine eigene CPU ohne FPU gebastelt.
 
Scheit so als hätte man das im laufe der Zeit unterschiedlich gehandhabt.
Jop, wobei das auch davon abhängt, wie hoch der Anteil der jeweiligen Modelle ist.
Bei überwiegend Single Core und nur ein paar Dual Cores (Core = Die) spielt es ja fast keine Rolle.

Allerdings müssts thermisch bei den geschnittenen Modellen etwas besser sein las bei den ungeschnittenen, eben weil da 'nen bisserl (mehr) Platz zwischen den einzelnen Dice ist.

Es gibt keinen Grund deine Definition für richtig zu halten.
Und genau das habe ich schon mit einigen hieb- und stichfesten Argumenten Kund getan...
Eben mit der ERwähnung früher x86 Prozessoren, zu denen auch der NX586 gehört, oder aber die ganzen CPUs vor dem 80486er, die nur Int Ausführungseinheiten beinhalteten - keinerlei Decoder, keine Caches, nüx...

Da es auch gar keine belastbare Definition von 'Core' gibt, kann man hier schwer behaupten, dass AMD hier was falsches gesagt hätte, ganz im Gegenteil!
 
Hmmm...thermisch sehe ich da keine großartigen Vorteile da sie dann zwar räumlich getrennt sind aber sich so auch die Auflagefläche verringert.

Zum Thema Definition, wie wäre es mit dem Funktionskern, also das was für die Funktion zwingend erforderlich ist.
 
Hmmm...thermisch sehe ich da keine großartigen Vorteile da sie dann zwar räumlich getrennt sind aber sich so auch die Auflagefläche verringert.

Dazu käme aber auch noch der Shrink in einen feineren Prozess. Weniger Verlustleistung pro Transistor.
 
[h=5]Thermalright Co., Ltd.[/h]
Für alle AMD Fans haben wir gute Nachrichten. Wie uns AMD vorab versichert hat, werden die neuen ?#?AM4? Prozessoren und Mainboards auf die gewohnte Sockel-Befestigung setzen, die seit AM2 Standard ist. Somit sind alle Thermalright-Kühler ohne zusätzliches Zubehör auf den ?#?Zen?-Prozessoren einsetzbar!
Quelle: Internet
 
Klasse!
Dann könnte ich meine alten Wasserkühler weiter verwenden. :D
 
Das ist eine sehr eigenwillige Definition von CPU-Kern. Und vor allem eine falsche.
Zweimal nein. Alles was sich in der CPU befindet, gehört auch zur CPU. Eigenwillig sind nur die Leute, die meinen, eine CPU dürfe nur dieses oder jenes beinhalten. Das ist aber schlichtweg unsinnig. Der kleinste gemeinsame Nenner für die Architekturimplementierung ist immer noch die ISA. Der Ur-x86 hatte einfach keine FPU, weil die ISA damals noch keine FP Instruktionen unterstützt hat. Das tut sie mittlerweile aber. Demzufolge gehört in jede moderne x86 CPU auch eine FPU. Zu sagen, die FPU gehört da nicht hin, ist quasi das gleiche wie x86-64 die Existenzberechtigung abzusprechen. Ergibt natürlich Null Sinn.

Du ignorierst aber weiterhin, wie andere auch, das Wesentliche. Es geht gar nicht explizit um die FPU. Es geht um die gesamte Pipeline. Die müsste für jede einzelne Einheit plus Datenpfade mindestens doppelt ausgelegt sein, damit man nachvollziehbar von zwei Pipelines sprechen könnte. Das ist bei Bulldozer aber nicht Fall, unabhängig von der FPU. Also sind es auch keine zwei vollwertigen Kerne.


[3DC]Payne;5091186 schrieb:
Da es auch gar keine belastbare Definition von 'Core' gibt, kann man hier schwer behaupten, dass AMD hier was falsches gesagt hätte
Das hat auch keiner getan. Ich zumindest nicht. Ich habe ja gesagt, die AMD Designer und Ingenieure haben richtigerweise das als Kern bezeichnet, was ein Kern auch ist.
 
Lasst doch endlich diesen Definitionsmist oder lagert es in den Smalltalk aus. Hier geht's um Zen. :(

Allerdings müssts thermisch bei den geschnittenen Modellen etwas besser sein las bei den ungeschnittenen, eben weil da 'nen bisserl (mehr) Platz zwischen den einzelnen Dice ist.
Ich gebe zu bedenken, dass beide Chips miteinander kommunizieren müssen. Wenn dort ein paar Millimeter Kupferleitung dazwischen liegen, erhöht das nicht nur die Latenz, es benötigt bei vielen Megabyte-Cache-Kohärenz Verkehr auch zusätzliche Energie.

Wenn Zen wirklich so modular ist und immer in 4-Kern-Blöcken verbaut wird, kann man gut zwei Blöcke mit einem Abstand x auf einen Chip bauen (-> 8-Kerner).
Will man mehr, kann man daneben zwei weitere Blöcke unterbringen, was dann ein Quadrat von der Kantenlänge x ergibt (16 Kerne). Dort hat man immer noch den Signalweg x zwischen zwei Nachbarn, über die Diagonale des Chips jedoch schon Wurzel(2)*x oder 2*x (je nach dem ob es eine direkte Verbindung gibt, oder der Verkehr entlang der Seiten des Quadrats fließen muss).
Will man noch mehr Kerne auf einen Chip unterbringen wird es kompliziert: In die Höhe kann man zur Zeit wohl schlecht bauen, so dass man weitere Blöcke an den Rand bringen müsste. Bei einem 6-Block Design (2x3) hätte man im Mittel schon deutlich längere Wege zum Abgleich der Caches, ein 8-Block Design (4x2) wäre noch schlimmer. Das ist dann wohl der Punkt, ab welchem man von einem monolithischen Chip auch zu einem Mehr-Chip Gehäuse wie beim Magny-Cours Opteron übergehen kann. Erst bei einem Neun-Block (3x3) Design wäre ein Chip wieder im Vorteil, vielleicht sehen wir soetwas mal mit einer wesentlich kleineren Fertigungstechnologie.

Wenn jetzt beim 16-Kern Zen-Prozessor jeder der vier 4-Kern-Blöcke noch seinen eigenen DDR4-Kanal hätte, entspräche ein 16-Kern Zen-Opteron vom Aufbau her einem Quad-Sockel Opteron Shanghai (K10 X4) System, wo jeder der vier Sockel seinen eigenen RAM hat. Früher waren dafür ziemlich ausladende Mainboards und fette Netzteile nötig, heute könnte man so etwas im Prinzip vielleicht auch auf einem einzelnen Chip fertigen. Die Technologie für die ganzen Interconnects usw. hat AMD ja bereits. Was bisher fehlte war ein schneller und sparsamer CPU-Kern sowie sehr kleine Transistoren.
 
Nix da mit kompatibilität

Wie uns von AMD in den USA mitgeteilt wurde, scheint unsere Quelle bei AMD in Deutschland falsch informiert gewesen zu sein. ?#?AM4? wird auf ein neues Befestigungsmaterial setzen. Wir bitte die Verwirrung zu entschuldigen.

Quelle: internet

Gruß Lehmann

Sieht so aus als müsste AMD seinen Mitarbeitern nochmal erklären nichts zu sagen - jedenfalls nicht ohne NDA mit dem Empfänger der Botschaft. Wobei das jetzt alles ziemlich dafür spricht, dass AM4 noch eine Weile dauert, wenn nicht mal die Kühlerhersteller final specs haben.
 
Wenn Zen wirklich so modular ist und immer in 4-Kern-Blöcken verbaut wird, kann man gut zwei Blöcke mit einem Abstand x auf einen Chip bauen (-> 8-Kerner).
Will man mehr, kann man daneben zwei weitere Blöcke unterbringen, was dann ein Quadrat von der Kantenlänge x ergibt (16 Kerne). Dort hat man immer noch den Signalweg x zwischen zwei Nachbarn, über die Diagonale des Chips jedoch schon Wurzel(2)*x oder 2*x (je nach dem ob es eine direkte Verbindung gibt, oder der Verkehr entlang der Seiten des Quadrats fließen muss).
Will man noch mehr Kerne auf einen Chip unterbringen wird es kompliziert: In die Höhe kann man zur Zeit wohl schlecht bauen, so dass man weitere Blöcke an den Rand bringen müsste. Bei einem 6-Block Design (2x3) hätte man im Mittel schon deutlich längere Wege zum Abgleich der Caches, ein 8-Block Design (4x2) wäre noch schlimmer. Das ist dann wohl der Punkt, ab welchem man von einem monolithischen Chip auch zu einem Mehr-Chip Gehäuse wie beim Magny-Cours Opteron übergehen kann. Erst bei einem Neun-Block (3x3) Design wäre ein Chip wieder im Vorteil, vielleicht sehen wir soetwas mal mit einer wesentlich kleineren Fertigungstechnologie.
Technisch potenziell vorgesehen sind ja anscheinend bis zu 8 Module: http://dresdenboy.blogspot.de/2016/02/amd-zeppelin-cpu-codename-confirmed-by.html

Für Server kommen nächstes Jahr erst mal 4(x4). Mal schaun wo AMD dann die zusätzlichen Speicherkanäle unterbringt.
 
ich weiß gar nicht, ob es so schlimm wäre, wenn der Abstand von einem 4-Kern-Block (den eigentlich richtigen Begriff "Modul" vermeiden wir wohl besser, sonst kröpft sich wieder jemand auf und behauptet, bei Zen gäbe es ja keine Module wie bei BD mehr :]) zum anderen ein wenig länger ist. Z.B. bei Mehr-Sockel-Systemen ist es auch nicht so schlimm, und da muß man wirklich weite Wege gehen. Die interessanten/entscheidenen Dinge passieren doch sowieso innerhalb der ersten vier Kerne, die anderen werden ja doch nur benutzt, wenn mal ein Workload dafür da ist, aber dann ist das auch meist einer, bei dem die Kern-zu-Kern-Kommmunikation gar nicht so extrem gefragt ist.
 
ich weiß gar nicht, ob es so schlimm wäre, wenn der Abstand von einem 4-Kern-Block (den eigentlich richtigen Begriff "Modul" vermeiden wir wohl besser, sonst kröpft sich wieder jemand auf und behauptet, bei Zen gäbe es ja keine Module wie bei BD mehr :]) zum anderen ein wenig länger ist.
Nujo, wie soll mans denn sonst nennen? :|


Aber das 4 Block Teil erinnert doch auch wieder an Jaguar und Puma, oder?
Wie schaut es denn sonst so mit der 'kompatibilität' von Zen zu Puma aus?
Könnte man einen Zen als Puma behandeln??

Die Frage ist insofern interessant als dass man den Zen dann auch ohne weiteres als Ersatz für bestehende Chips in Konsolen nutzen könnte.
 
Bei Mehrsockel-Systemen kann die Verzögerung durch die Sockel-zu-Sockel Kommuniatkion schon sehr schmerzlich werden. Dummerweise findet man die zugrunde liegenden "Programmierfehler" auch nur schwer.
Aber du hast recht. Verglichen mit einem klassischen Numa-System aus zwei, vier oder acht Opterons wären die Signalwege bei jeder monolithischen Chip-Implementation doch recht kurz. Vielleicht stört es da gar nicht so sehr, wie ich jetzt auf Anhieb dachte.
 
Eines noch zu der Kühler Geschichte.
Bei alten Sockel 939 Kühlern für die Haltenasen wäre ich vorsichtig. Sie müßten zwar soweit passen allerdings könnte der Anpressdruck zu hoch werden.
Ich habe hier noch einen alten 939er Wasserkühler der die Haltenasen nutzt und dessen Anpressdruck von 2 Federn realisiert wird. Auf ein altes Sockel 939 Board bekomme ich ihn problemlos rauf denn die Federn lassen sich so weit zusammen drücken das der Haltebügel knapp über die Haltenasen passt. Bei den späteren Sockeln sieht es wieder ganz anders aus denn dort bekommt man ihn nur mit Krafteinsatz drauf gewürgt. Offenbar sitzen dort entweder die Haltenasen etwas tiefer oder der CPU-Sockel Aufbau ist etwas höher.
Damit der Anpressdruck nicht zu hoch wird habe ich die Anpressfedern einfach etwas gekürzt.
 
Eines noch zu der Kühler Geschichte.
Bei alten Sockel 939 Kühlern für die Haltenasen wäre ich vorsichtig. Sie müßten zwar soweit passen allerdings könnte der Anpressdruck zu hoch werden.
Ich habe hier noch einen alten 939er Wasserkühler der die Haltenasen nutzt und dessen Anpressdruck von 2 Federn realisiert wird. Auf ein altes Sockel 939 Board bekomme ich ihn problemlos rauf denn die Federn lassen sich so weit zusammen drücken das der Haltebügel knapp über die Haltenasen passt. Bei den späteren Sockeln sieht es wieder ganz anders aus denn dort bekommt man ihn nur mit Krafteinsatz drauf gewürgt. Offenbar sitzen dort entweder die Haltenasen etwas tiefer oder der CPU-Sockel Aufbau ist etwas höher.
Damit der Anpressdruck nicht zu hoch wird habe ich die Anpressfedern einfach etwas gekürzt.

Es kommt auch aufs Modul an und wie man sich anstellt.;)
Sockel FM2+ System.



Deswegen mal abwarten was AMD am Ende raus bring.
 
Den Cuplex XT habe ich auch. Sieht nett aus, ist dem Cuplex Evo aber deutlich unterlegen.

Bei den meisten Kühlern liegt in der Regel was passendes an Haltern dabei. Bei den älteren für 754/939/AM2+ und bei den neueren nur noch AM2+. Wäre nicht schlecht, wenn AMD jetzt auch auf ein quadratisches Lochmaß ginge. Bisher konnte man viele Kühlern ja nur in einer Orientierung einbauen.
 
Zurück
Oben Unten