Bulldozer 2.0 / BDver2: Sepang, Terramar, Komodo, Trinity, Vishera

[Onkel_Dithmeyer]

x86-Performance dürfte wohl die Leistung ohne zusätzliche Befehlssätze sein. Sonst würde AMD nicht x86 schreiben, sondern irgendwas wie Throughput, Computing-Power oder Performance.

[deadohiosky]

Ich bin mir nicht sicher ob man die "10% höhere Performance" mit den neuen Befehlssätzen vermischen sollte.

Ich würde das generell erst einmal unabhängig voneinander betrachten, aber natürlich ist deine Annahme legitim und plausibel.


Dass mit PCIe 3.0 ist nat. auch so eine Frage. Für diejenigen, die jedes (/zweite) Jahr ihr System upgraden ist das durchaus verschmerzbar für Leute wie mich die einen deutlich längeren Zyklus haben ( zum Teil 3-5 Jahre) ist das wiederum nicht so prickelnd.
Wenn sich die Gerüchte um Intel's Probleme bestätigen ist das natürlich kein Beinbruch für AMD, aber wiederum gibt es hier wie immer das Henne-Ei Prinzip. Wenn es kein flächendeckendes Angebot an erweiterter Bandbreite gibt, ist es für die Software-Entwickler/Game Designer müßig z.B. höher auflösende Texturen einzubinden wenn diese das System "überlasten" und die Framerates einbrechen lassen. (Und ja ich weiß, dass PCIe 2.0 noch nicht ausgereizt wird)

[Opteron]

Die Befehlssätze sinds garantiert nicht, das FMA3 ist nur ein Abklatsch der vorhergegangenen Version FMA4, funktional gibts da NULL Vorteile. BMI ist dagegen nur ne Kleinigkeit, wie damals AMDs SSE4a, sollte ebenfalls nen nahe Null Effekt haben.

Allgemein gesehen kommt mir die Folie etwas spanisch vor. DDR3-1866 sollte eingetlich nicht neu sein (außer es gab doch nen Bug und man geht nur bis zu 1600, siehe meinen letzten Beitrag).
Dann USB2.0 und PCIe2 ... wenn interessiert das? Neu ist das außerdem auch nicht, und "enhanced" ebenfalls nicht, was auch jedem sofort ins Auge fällt, wenn er 900series Chipsatz liest. Die sind ja jetzt schon auf dem Markt.

Dann die Namen, was ist da nun mit Vishera? Wieso steht da FX Next / FX Next Platform? Ok - wenns ne ganz alte Folie ist, aber naja ... ich finds erstmal merkwürdig.

[Duplex]

Die Folie muss ja nicht von AMD kommen, kann per Photoshop erstellt worden sein...

[Opteron]

Zitat von Duplex

Die Folie muss ja nicht von AMD kommen, kann per Photoshop erstellt worden sein...

Ja ne klar, das meinte ich ja mit "ich finds erstmal merkwürdig" ... *g*
Sprich: Ich glaubs nicht so richtig...

[Markus Everson]

Zitat von Onkel_Dithmeyer

x86-Performance dürfte wohl die Leistung ohne zusätzliche Befehlssätze sein. Sonst würde AMD nicht x86 schreiben, sondern irgendwas wie Throughput, Computing-Power oder Performance.

Lies mal die Fußnote...

Edit: Die Zweifel an der Glaubwürdigkeit habe ich mittlerweile auch.

[OBrian]

Zitat von Markus Everson

Chipsatz weiterhin ohne USB3 (könnte ein Argumentationsproblem ergeben)

Dürfte kein Problem sein, denn es ist ja nur eine Preisfrage, ob man einen extra Chip verlötet oder nicht. Auf den Boards der Preisklasse, in der BD sich aufhält, dürfte das aber nicht ins Gewicht fallen. Und der extrem preissensitive Bereich darunter wird mit Llano usw. abgedeckt, die Hudson hat USB3 integriert.

Macht wohl keinen Sinn, die SB850 noch irgendwie technisch anzufassen. Umgelabelt als 950 mit Sli-Zertifikat tut's die noch ne Weile bis sich AM3+ erledigt hat, und als Nachfolger wird es wohl langfristig eine Konstruktion wie bei FM1 werden, sprich nur noch die Hudson-FCHs werden weiterentwickelt.

[Opteron]

Zitat von OBrian

Dürfte kein Problem sein, denn es ist ja nur eine Preisfrage, ob man einen extra Chip verlötet oder nicht. Auf den Boards der Preisklasse, in der BD sich aufhält, dürfte das aber nicht ins Gewicht fallen. Und der extrem preissensitive Bereich darunter wird mit Llano usw. abgedeckt, die Hudson hat USB3 integriert.

Macht wohl keinen Sinn, die SB850 noch irgendwie technisch anzufassen. Umgelabelt als 950 mit Sli-Zertifikat tut's die noch ne Weile bis sich AM3+ erledigt hat, und als Nachfolger wird es wohl langfristig eine Konstruktion wie bei FM1 werden, sprich nur noch die Hudson-FCHs werden weiterentwickelt.

Jo, aber was ist denn Hudson? ne SB mit PCIe Anschluss. Die würde prima an ne 990FX NB anflanschen. Aufkleber mit SB990 drauf und fertig *g*

Naja, vielleicht bastelt AsRock ja ein entsprechendes Brett ^^

[WindHund]

Zitat von Opteron

Jo, aber was ist denn Hudson? ne SB mit PCIe Anschluss. Die würde prima an ne 990FX NB anflanschen. Aufkleber mit SB990 drauf und fertig *g*

Naja, vielleicht bastelt AsRock ja ein entsprechendes Brett ^^

Und wie willst dem Taktgeber in der FCH beibringen, dass er 100% mehr Takt erzeugen soll? (100MHz vs. 200MHz)

Bei AM3+ ist eigentlich auch HT3.1 dazu gekommen, allerdings wird darüber so gut wie garnicht berichtet, hier z.B. schon:

The 990FX and SB950 chips are identical to the previous 890FX and SB850. They are the same silicon. For those hoping for new technology will be disappointed. But all is not lost! AMD did increase the HyperTransport specification from 3.0 to 3.1, which allows the HT bus to run at 6.4 GTPS as compared to the older 5.2 GTPS. This is in place to allow the upcoming Bulldozer chips to run the northbridge portion of the chip up to 3.2 GHz, and to give the CPU more bandwidth between the different busses on the board (eg. SATA, USB 3.0, and PCI-E connections).

http://pcper.com/reviews/Motherboard...SI-990FXA-GD80

Laut dem Bios Changlog vom GD80 wird aber nur 2,6GHz HT Link freigeschalten mit einer AM3+ CPU.
Mal sehen wieviel es nacher wirklich sind.

MfG

[Onkel_Dithmeyer]

Zitat von WindHund

Und wie willst dem Taktgeber in der FCH beibringen, dass er 100% mehr Takt erzeugen soll? (100MHz vs. 200MHz)

Man kann doch einfach einen extra Taktgeber dauzlöten, der den HT-Ref-Takt erzeugt. Wenn ich mich nicht irre war das zu SB600-Zeiten üblich, weil der interne CG eine Macke hatte.

[WindHund]

Zitat von Onkel_Dithmeyer

Man kann doch einfach einen extra Taktgeber dauzlöten, der den HT-Ref-Takt erzeugt. Wenn ich mich nicht irre war das zu SB600-Zeiten üblich, weil der interne CG eine Macke hatte.

Ok, allerdings stelle ich mir das etwas schwierig vor zwecks Laufzeit der Signale.
Dann wird auch ein neues Board Design unumgänglich.

Schaumer mal...

[nazgul99]

Mit externem Taktgeber ist auch Essig mit AMD-eigenen Overclocking-Tools. Obendrein haben die Hudson-Southbridges zusätzliche Multipurpose-Lanes für PCIe oder Grafiksignale, ich schätze dass sich somit mindestens das Pinout unterscheidet.

[Ge0rgy]

Wenn die Folie echt ist, hätten sie Piledriver auch als neue Revision von BD launchen können.
Das als "next Gen" zu bezeichnen, nur weil er FMA3 versteht und 10% mehr power haben soll... *noahnung*
Könne alles schon in BD schlummern und nur deaktiviert sein...

@Opteron
Könnte man FMA3 nicht einfach per microcode nachrüsten? - Bin mir nicht sicher inwiefern die µOps schon enthalten wo das ergebnis abgelegt wird...

[Opteron]

Zitat von Ge0rgy

Wenn die Folie echt ist, hätten sie Piledriver auch als neue Revision von BD launchen können.

Problem dabei ist, dass es Revisionen nur von Chips/DIEs gibt, nicht vom Architekturen.
So wies ausschaut kommt Piledriver aber in ner neuen Revision des Orochi DIEs, Rev.C. Wenn das so wirklich kommt, wärs so wie Du es gerne hättest ;-)

Könne alles schon in BD schlummern und nur deaktiviert sein...

Möglich, aber man weiss ja z.B. dass die L1 TLB Einträge verdoppelt werden, das wird man zuvor kaum abgeschaltet haben.

@Opteron
Könnte man FMA3 nicht einfach per microcode nachrüsten? - Bin mir nicht sicher inwiefern die µOps schon enthalten wo das ergebnis abgelegt wird...

Ginge, aber das wär wohl ellenlahm, die SSE und auch die FMA Befehle sollten ja immer in einem Takt dekodiert werden, entweder als single (eine µOp) oder als double (2µops), Hauptsache in einem Rutsch. Microcode wäre da wohl viel zu langsam, das braucht 100 Takte oder so.

Da gabs allerdings mal ein "Known Good Code" KGC Patent, das für sowas geeignet wäre, weiss nur nicht mehr, wie schnell sie den µCode Nachteil beheben wollten. Such mal nach Beiträgen von mir oder Dresdenboy, irgendwo schlummert das hier im Forum.

Eventuell muss man auch unterscheiden zw. komplexen und simplen µCode. Die ellenlangen Befehle sind meist komplexe Funktionen wie z.B. Cosinus/Sinus oder Wurzeln. Da wird quasi ein kompletter Algorithmus abgespult.
FMA3 auf FMA4 wäre eigentlich nur ein simples Mappen von Instruktion->µOp. Sollte eigentlich auch recht zügig gehen.

Dazu muss man dann aber womöglich auch den Decoder ausstauschen - aber nun gut, bei nem BDver2 Chip sicherlich nicht unwahrscheinlich.

[Ge0rgy]

Naja, zu K8 zeiten hat man SSE2 und noch ganz andere FEatures "nachgerüstet" ohne das als neue Architektur zu bezeichnen... also wenn piledriver wirklich nur etwas größeren TLB und kleinkram wie FMA3 bringt, dann wäre "Architektur" dafür eine sehr hochtrabende bezeichnung... *noahnung*

[deadohiosky]

Das ist jetzt zwar nicht super interessant und neu, aber xbitlabs hat einen slide(-Schnipsel) der der ziemlich genau so aussieht wie der von donanimhaber (sie nehmen auch darauf Bezug)



und zeigt etwas verkürzt die bereits genannten Piledriver-Neuerungen.


http://www.xbitlabs.com/news/cpu/dis...Advantage.html

Aber mir fällt gerade auf... das könnte ein Photoshop Job sein: Guckt euch mal die grüne untere Fläche an, dazu den Hintergrund (auch der Übergang am linken Rand)

und vergleicht sie mit dem Bild von dh



http://www.donanimhaber.com/islemci/...k-detaylar.htm

[Opteron]

Zitat von Ge0rgy

Naja, zu K8 zeiten hat man SSE2 und noch ganz andere FEatures "nachgerüstet" ohne das als neue Architektur zu bezeichnen... also wenn piledriver wirklich nur etwas größeren TLB und kleinkram wie FMA3 bringt, dann wäre "Architektur" dafür eine sehr hochtrabende bezeichnung... *noahnung*

Hmm, kapier ich jetzt nich ganz, ja SSE2 wurde nachgerüstet und auch noch x64 und pipapo, deswegen hies das Teil ja auch K8 und nicht K7 ;-)
Natürlich wurde das als neue Architektur bezeichnet ;-)
Und Piledriver bekommt sicherlich auch mehr als FMA3, das ist nur Kleinkram. Insgesamt wirds aber auch nicht zuuu viel werden, ist ja nur ein "enhanced BD".
Feintuning und Bugfixes sind wohl zu erwarten ... wobei Du dann eigentlich wieder recht hast BDv1.1 wär wohl treffender als BDv2.
Naja wurst ... Marketing halt damit muss man leider leben :(

Zitat von deadohiosky

Das ist jetzt zwar nicht super interessant und neu, aber xbitlabs hat einen slide(-Schnipsel) der der ziemlich genau so aussieht wie der von donanimhaber (sie nehmen auch darauf Bezug)



und zeigt etwas verkürzt die bereits genannten Piledriver-Neuerungen.


http://www.xbitlabs.com/news/cpu/dis...Advantage.html

Aber mir fällt gerade auf... das könnte ein Photoshop Job sein: Guckt euch mal die grüne untere Fläche an, dazu den Hintergrund (auch der Übergang am linken Rand)

und vergleicht sie mit dem Bild von dh



http://www.donanimhaber.com/islemci/...k-detaylar.htm

Gefällt mir ganz und gar nicht, Kritikpunkte an der alten Folie war der enhanced I/O Support, der nicht neu ist, sowie die wacklige Zeichnung rechts mit den Kernen. Da meinte einer auf XS, dass da jedes Segment unterschiedlich dick wäre. Dazu dann noch der komische orangene Rahmen .... strange ...

Glaub jetzt eher noch mehr,dass das in die Richtung fake geht.

Wobei ein Hauptkriterium aber auch der "higher mem support" war. Ist ja auch Blödsinn, wenn BD1 schon 1866 kann. Ist nicht entfernt worden ... trotzdem: Tendenz eher negativ.

[Ge0rgy]

@Opteron ich meinte SSE3, das wurde glaubich bei den Venice-Kernen eingeführt, also "mitten drin" in der K8-Ära. Die Virtualisierungsfunktionen dito, die es seit AM2-Sockel gab.
Das alles wurde nicht als neue Architektur bezeichnet sondern war immernoch K8 / Athlon64
Wenn Piledriver also nur recht wenig neues bringt, schlägt das eher in die Kerbe "neue revision" als eine wirklich neue Architektur.
Vielleicht ist Piledriver auch erst das was eigentlich "bulldozer" hätte werden sollen, und das was wir jetzt sehen ist eben ein zwischenschritt auf dem wEg zu Piledriver der eben gelauncht wird um nicht vollends den Anschluss zu verlieren an Sandy Bridge und Co. *noahnung*
Aber das gehört eignetlich schonwieder ins Speku-Forum... Ich trau der Folie nicht.
Was ist eignetlich mit turboCore 3.0, müsste das nicht schon auf BD1 zutreffen? - Llano hat doch schon TurboCore 2.0 *noahnung*

[Crashtest]

bei K8 hat AMD vieles gemacht:

130nm (Rev. A, B, C)
90nm (Rev. D, E, F)
65nm (Rev. G)

SSE3 ab Rev. E3
CMPXCHG16B ab Rev. F ?
SVM ab Rev. F
extended APIC register space ab Rev. F
DDR1 bis Rev. E
DDR2 ab Rev. F
Dualcore ab Rev. E (JH bzw BH)

und ggf. einiges mehr -> aber was eine "gute" Entwicklung die AMD mit den Hämmern gemacht hat

Immerhin gab es bis zur ext. Family 7 etwa 0x00070FF2; bei K10 gabs noch nicht einmal ne ext. Family 1 ala 0x00110F??
naja immerhin kommen bei Family 14h und 15h wieder die ext. Family

[Opteron]

Zitat von Ge0rgy

@Opteron ich meinte SSE3, das wurde glaubich bei den Venice-Kernen eingeführt, also "mitten drin" in der K8-Ära. Die Virtualisierungsfunktionen dito, die es seit AM2-Sockel gab.
Das alles wurde nicht als neue Architektur bezeichnet sondern war immernoch K8 / Athlon64

Ah ok, jetzt ists klar ;-)
Ja das blieb K8/Athlon64, nur die DIE Codenamen bzw. die Revision änderten sich.

Wenn Piledriver also nur recht wenig neues bringt, schlägt das eher in die Kerbe "neue revision" als eine wirklich neue Architektur.

Ich glaub ich habs vorher schon irgendwo geschrieben, Revision gibts nur von kompletten Chips / DIEs. Eventuell ist das das "Problem".
Früher gabs nur SingleCore DIEs, da war Revision == Chip == Core.
AMD-V wurde z.B. mit der Rev. F eingeführt (falls wikip da korrekt ist ^^)
Gut da gabs dann auch schon den X2 zuvor, aber so genau gings damals wohl nicht ;-)

Jetzt mit dem ganzen Multicore und APU Gedöns, machts schon Sinn, nochmal extra die Kerne zu unterscheiden. Allerdings sehe ich das auch so, das von BDv1->BDv2 oder auch von Bulldozer auf Piledriver eher einen dicken Schritt erwarten würde. Scheint eher nicht der Fall zu sein. Von den ganzen Namen triffts "enhanced Bulldozer" wohl am Besten
Wenn das ganze dann als ORochi Rev.C komment sollte (wovon ich zu ~80% ausgehe), würde es ja auch wieder zu Deiner Aussage: "nur ne neue Revision" passen ;-)

Vielleicht ist Piledriver auch erst das was eigentlich "bulldozer" hätte werden sollen, und das was wir jetzt sehen ist eben ein zwischenschritt auf dem wEg zu Piledriver der eben gelauncht wird um nicht vollends den Anschluss zu verlieren an Sandy Bridge und Co. *noahnung*

Jo schaut irgendwie so aus wie damals bei Rev.D -> E. Die D. Rev. war anscheinend ne Art 90nm Testchip, Die E kam gleich hinterher.

Aber das gehört eignetlich schonwieder ins Speku-Forum... Ich trau der Folie nicht.

Passt schon hier im Thread ist das doch auch ok, solange das keiner auf Seite 1 einträgt... :)

Was ist eignetlich mit turboCore 3.0, müsste das nicht schon auf BD1 zutreffen? - Llano hat doch schon TurboCore 2.0 *noahnung*

HMm, naja nur wieder ein Marketingname ... in den durchgesickerten Präsentationsfolien steht nur "new Turbo" mal schauen, welche Ziffer sie vergeben, nächste Woche stehts sicher irgendwo ^^

[Ge0rgy]

Klar, ich versuche nur mir auszumalen in wieweit wir verbesserunten am Turbo zu erwarten haben.
Ich meine, BD kann ja schon Powergaten und das gesparte Budget dann den laufenden Kernen "draufschlagen", ebenso einen "all Core Turbo" der bei geringer auslastung alle kerne etwas hochtakten kann.
Was sollte Piledriver da noch besser machen? Powergating je INT-Core oder wie?
Der Turbo muss ja, solange die TDP fix ist immer davon abhängen dass an anderer Stelle was eingespart wird....

[TNT]

Zitat von Ge0rgy

... Powergating je INT-Core oder wie?
....

z.B. aber eher unwahrscheinlich... ;-)

[Opteron]

AMD Bestätigt Piledriver CPU Updates:


http://www.tomshardware.de/fx-8150-z...-240885-9.html

Also sollte Vishera / Zambezi 2.0 wirklich abgemacht sein.

[hot]

Jemand ne Ahnung, was eigentlich "Viperfish" darstellen soll? Ist das der Codename für das Trinity-Die oder gibts doch keinen Orochi 2.0? Muss ja bei dem Namen ein Die sein und keine CPU für irgendeinen Bereich. Denkbar wäre auch so ne Art Propus ohne L3 und mit nur einem HT - immerhin war ja die Rede davon, dass der L3 im Desktop garnichts bringen soll (na ja bei 69 Takten stimmt das wahrscheinlich sogar ;D).

[Opteron]

Zitat von hot

Jemand ne Ahnung, was eigentlich "Viperfish" darstellen soll? Ist das der Codename für das Trinity-Die oder gibts doch keinen Orochi 2.0? Muss ja bei dem Namen ein Die sein und keine CPU für irgendeinen Bereich. Denkbar wäre auch so ne Art Propus ohne L3 und mit nur einem HT - immerhin war ja die Rede davon, dass der L3 im Desktop garnichts bringen soll (na ja bei 69 Takten stimmt das wahrscheinlich sogar ;D).

Guckst Du #25:
http://www.planet3dnow.de/vbulletin/...56#post4372056
;-)