News ISSCC Teil 2: Neues von Bulldozer und andere Falschmeldungen

User-News

Von Opteron

Hinweis: Diese "User-News" wurde nicht von der Planet 3DNow! Redaktion veröffentlicht, sondern vom oben genannten Leser, der persönlich für den hier veröffentlichten Inhalt haftet.
Wie schon aus der Überschrift der Itanium Meldung ersichtlich warm folgt nun der 2. Teil, diesmal zum viel anwendernäheren Thema AMD Bulldozer.

Wie versprochen hat AMD seinen Bulldozer Blog Eintrag aktualisiert, wodurch man in drei Beiträgen informiert wird. Leider ist der Informationsgehalt der ersten beiden ( 1 , 2 ) ziemlich dürftig. Neues wird dort nicht genannt, meistens wird auf den ISSCC Vortrag bzw. dessen Paper verwiesen, was nutzlos ist, solange man nicht vor Ort war, oder Zugriff auf die Arbeiten hat.Umso erstaunlicher, dass bereits viele Webseiten und Newsportale Altbekanntes in diversen Meldungen für neu verkaufen.

Die meisten News Schreiber haben sich dabei auf eine Meldung der EETimes gestützt die ebenfalls ähnlich dürftig ausfällt, und vermutlich sogar einen Fehler enthält, dort wird Folgendes behauptet:
The unit helps the core meet its target of delivering 90 percent of performance of past AMD cores with a significant reduction in area and power, said Michael Golden, another AMD engineer.
http://www.eetimes.com/electronics-...na-eyes-petaflops-IBM-hits-5-GHz?pageNumber=2
Demnach würde ein BD Kern also nur 90% Leistung eines alten AMD Kernes erreichen. Der neuste, "alte" AMD Kern ist der K10, das hieße also das BD schlechter als ein K10 sein würde.

Immerhin gibts es auch noch eine andere Quelle, die es - mit an Sicherheit grenzenden Wahrscheinlichkeit - richtig zitiert:
As Michael Golden, an AMD engineer, explained during its presentation, each dual-core module, when fully loaded, is capable of delivering 90% of the speed of a similar native dual-core processor, while featuring a lower power consumption and utilizing less die space.
http://news.softpedia.com/news/AMD-Talks-About-Bulldozer-Architecture-at-ISSCC-2011-185657.shtml
Dort ist es also kein alter AMD Kern, sondern ein gleichartiger dual-core Prozessor, also auf gut Deutsch ein spekulativer Bulldozer Dual core, den es nicht gibt. Trotzdem wird die Falschaussage von eetimes bestimmt noch viele Kreise im Internet ziehen.

Edit2:
Damit hat man nun 100% Gewissheit: Auf einer AMD Folie wird deutlich gesagt, dass ein Bulldozermodul mit 2Threads schneller als ein alter K10 mit 2 Kernen ist:
47mob.jpg

Quelle: ComputerBase, Thx@Dresdenboy für den Link


Aber damit wollen wir uns nun nicht aufhalten, sondern nachschauen was es nun wirklich Neues gab, gibts es, in Form des aktuellsten Blogeintrags, darin geht es um die Stromsparmechanismen:

  • Fully power gating the core to essentially zero power when not in use

  • Sharing components in the dual core design (instruction fetch, decode, L2 cache, FP) to make more efficient use of them while still delivering the performance of a true dual core. This is sort of like the efficiency of a duplex home design where heat, plumbing, foundation and electrical infrastructure can all be shared, but the structure still provides independent homes for two families.

  • Optimizing the low level circuits for maximal efficiency at all levels. For instance low-power flip-flop design shown in paper 4.5 yesterday at ISSCC provides innovative power reductions for one of the biggest power consuming circuits in the core. The clock grid (another big power sink) builds on the power efficiencies of past designs, and adds more improvements. Perhaps most importantly, the grounds-up design opportunity enabled an unprecedented level of clock gating (see figure below from the paper) to reduce power waste as shown in the graph below. Retrofitting a design to add logic to turn clocks off when circuits aren’t used is a time consuming and error-prone process. The Bulldozer team designed these in from the beginning which enabled the inclusion of over 30,000 individual clock enables to be used.
Es werden also 3 Punkte aufgeführt.

Punkt 1 ist dabei recht traditionell: Nicht gebrauchte Kerne werden komplett abgeschaltet, d.h. die komplette Stromzufuhr wird gekappt (kein Stand-by).

Punkt 2 ist quasi die Erklärung für den neuartigen Modulansatz, wenig benutzte Einheiten werden gemeinsam benutzt, im Bulldozer Falle, das Front-End mit den x86 -> µOp Decodern sowie die FPU und der L2 Cache. Als kleiner Nebeneffekt kann man es sich auch leisten dort etwas großzügiger zu sein, da sich die Transistoren in dem Fall ja für 2 Kerne rechnen.

Punkt 3 ist am Interessantesten, dort wird erklärt dass Bulldozer ein sehr feines Clock Gating hat. Das bedeutet, das immer nur die Transistoren in Betrieb sind, die auch wirklich gebraucht werden. Spannung liegt zwar immer an, aber feines Clockgating kann trotzdem sehr viel nützen. Das Resultat der Bemühungen illustriert AMD in folgendem Bildchen:
bulldozer-isscc-5imxf.png


In jedem Fall also weniger aktivgeschaltete Transistoren bei gleicher Auslastung. Zuletzt wurde ein Ähnlicher Ansatz beim PWRficient Prozessor genützt.

Wie Bulldozer war diese CPU ein komplettes Neudesign. Es bestach durch exzellente Stromverbrauchswerte bei guter Spannung, nur leider wechselte Apple kurz zuvor den Prozessorhersteller von POWER zu Intel, weswegen die CPU kein großer Erfolg wurde.

Als Fazit kann man erst einmal festhalten, dass Bulldozer kein Schluckspecht in Sachen Stromverbrauch werden sollte, und falls doch - dann wird die Energie in Leistung umgewandelt. Hoffen wir einmal, dass das wirklich so kommt und Bulldozer somit eine bessere Zukuft bevorsteht als Intels Itaniumchip Poulson aus der ersten Meldung.

Update 1, in Japan ist ein Modulfloorplan aufgetaucht:
05bmem.jpg

http://pc.watch.impress.co.jp/docs/news/event/20110223_428720.html
Thx@Triskaine
 
Zuletzt bearbeitet:
Zurück
Oben Unten