News AFDS 2012: AMD aktualisiert und erweitert Roadmaps für 2012 und 2013

[Opteron]

In der letzten Hauptpräsentation des diesjährigen AFDSs war es AMDs Senior-Vizepräsidenten und Cheftechnologen (CTO) Mark Papermaster vorbehalten, ein paar Details zu den Roadmaps zu ändern und hinzuzufügen.

Zuallererst wurde die Clientseite mit den Kaveri- und Kabini-APUs beleuchtet:

Dabei sieht man genaue Kenndaten der verschiedenen APUs im Mobilbereich.
Kaveri, den Nachfolger des gerade erst präsentierten Trinity-Chips, ausgerüstet mit Bulldozerkernen der 3. Generation (Steamroller), wird es im Wattbereich von 15-35 W geben.

Kabini, ausgerüstet mit Bobcatkernen der 2. Generation (Jaguar), wird es zw. 9 Watt und 25 Watt geben und dessen Version für das Tablet-Marktsegment mit dem Codenamen "Temash" wird maximal 5,9 Watt verbrauchen. Laut Roadmap wird es dabei bis zu vier x86-Kerne geben. Auch wenn die Taktraten nicht bekannt sind, ist dies ein sehr guter Wert. Mit an Bord dieser Chips wird die ARM-Verschlüsselungstechnik "Trustzone" sein (wir berichteten).

Auch im Serverbereich gab es Neuerungen. Wie wir hier im Forum bereits im Februar vermuteten, als die letzten Roadmaps veröffentlicht wurden, ist für (vermutlich Ende) 2013 schon eine neue Serverplattform in Arbeit. Seit dem heutigen Tage ist dies auch offiziell:



Details dazu gab es fast keine. Zwar gab man den Herstellungsprozess von 28 nm bekannt, jedoch wurden keine Code-Namen genannt. Immerhin ist es aber interessant zu wissen, dass AMD erstmals auch APUs offiziell für den Servereinsatz freigeben wird.

Zum Schluß gab es noch eine Vorstellung, die die nahe Zukunft, nämlich das Jahresende 2012, betrifft. Seamicro, eine 100%ige AMD-Tochter, die Anfang März durch AMD aufgekauft wurde, hat bereits eine Opteron-Version Ihrer Microserver-Technologie fertig und plant diese bereits ab Ende 2012 zu verkaufen:



Zur verwendeten CPU gab es außer dem Takt von 2 Ghz und der Kernzahl von 8 Kernen keine weiteren Infos. Es ist aber davon auszugehen, dass es ein Seoul-Prozessor mit Piledriver-Kernen sein wird, da es sich um einen C32-Sockel handelt und die Piledriver-Architektur durch den neuen,stromsparenden Clock-Mesh effizienter arbeitet.

[ONH]

Mal ne frage dazu die Compiler Flags welche man laut AMD für Soul und Abu Dhabi empfiehl sind schon draussen, war das auch schon bei Bd so das die relative Lange (gehe nicht davon aus das man die opterons vor Oktober kaufen können wird) vor dem Launch der Prozessoren veröffentlicht wurden? Quelle: AMD dev centrale.

Nach den Folien würde ich davon ausgehen das AMD ihre diesjährigen Sockel mit Kaveri weiter nutzt, und nur den für die z-0x Prozessoren erneuert.

[Opteron]

Ich glaub das Fam. 15h Optimization guide gabs schon letzten April oder so.
Ist eigentlich mehr oder weniger normal. Zum Launch sollen ja Tool-Chains mit Compiler & Co. ja fertig sein, und dazu brauchen die dann Infos.
Einige Schlüsselentwickler haben natürlich noch früher Zugriff über NDA-Verträge, aber im Großen und Ganzen kommt sowas schon ca. ein halbes Jahr früher.

Edit: Nimm zB auch Intel, die haben jetzt auch schon länger AVX2-Infos draußen.

[Makso]

Denn hätte ich gerne fürs nächste Pentathlon Race

[Opteron]

Zitat von Makso

Denn hätte ich gerne fürs nächste Pentathlon Race

Damit wärst Du wirklich King of the Hill

[LordNord]

Zitat von Opteron

Damit wärst Du wirklich King of the Hill

Auch was die Stromrechnung angeht... aber macht sich sicht gut bei "Your Computers"

[aylano]

Die 8-Cores @ 2,0 Ghz wird es wohl mit 45W-TDP geben.
So wie der jetzige Xeon und etwas weniger als die 6 Atoms @ 52W-TDP.

Dieser Kasten in 10 RU-Höhe kann folgende Stückzahlen beinhalten
256-Core iX - Cores oder
512 Bulldozer-Cores oder
768 Atom-Cores

[Crashtest]

Aufgrund des Bildes bei sa müsste es ein C32-Gerät sein:



Aber Charlie schreibt was 4-Channel-RAM !? Sollte es doch ein G-34-EE-CPU-Design sein ?

http://semiaccurate.com/2012/06/14/a...micro-opteron/
Please note, the SeaMicro card that Andrew Feldman held up during AFDS is not the Trinity part we told you about earlier, that is still a work in progress. This one is an 8-core 4-channel memory based Bulldozer Opteron. If you are thinking that part doesn’t exist, you would be right, but it will soon. It may never make the price lists though.

Other than that, not much more to add, other than the SATA port there is simply for debug purposes. It may be a tired refrain, but we told you this would be happening, and it did. It will be followed up by APU variants of Opterons, quite likely a 2x 17W Trinity board. That is where the cool stuff starts, high density GPU compute machines are what many HPC customers have wanted for a long time. Let the fun begin.S|A

Also warten wir auf die Trinity-Server-Variante im SeaMicro,,,


Für die Boinc-Fans:
mmm ist zwar dafür nicht gedacht (und auch ggf zu teuer dafür) aber ein Schrank voll mit 4 solchen hätte sicherlich einen guten "Output" im Race. Besser natürlich die APU-Variante damit nebenbei noch etwas Collatz oder so mit knuspert

[OBrian]

(und auch ggf zu teuer dafür)

Wahrscheinlich sogar nicht mal das, wenn Du die Betriebskosten vergleichst mit anderer Hardware, die nicht so eine hohe Dichte aufweist. Wobei, eine Garage vollgestellt mit billigsten 0815-Gamerkisten wird schon noch billiger sein, erst wenn man das mit ernsthafter Hardware für Racks vergleicht und auch die Housingkosten einberechnet (soundsoviel Euro Miete pro Rack-Höheneinheit pro Monat), wird sich sowas anfangen zu rechnen.

Zitat von aylano

Dieser Kasten in 10 RU-Höhe kann folgende Stückzahlen beinhalten
256-Core iX - Cores oder
512 Bulldozer-Cores oder
768 Atom-Cores

Da kann man ja leicht absehen, womit die größte Performance erreichbar ist. Die Atom-Kerne stinken so ab, daß es auch die größere Anzahl nicht rausreißt, und die dicken Intels werden wohl auch nicht in jeder Anwendung doppelt so viel pro Core wegschaufeln wie die AMDs.

[LoRDxRaVeN]

Zitat von Opteron

Es ist aber davon auszugehen, dass es ein Soul- oder Dehli-Prozessor mit Piledriver-Kernen sein wird.

Wie kommt ihr zu dieser Einschätzung? Wenn man davon ausgeht, dass die Planung usw. sehr zeitnah nach dem Kauf von Seamicro (April?!) begonnen hat, blieb da mMn sowieso nur sehr wenig Zeit, wenn man Ende 2012 damit auf den Markt will, weshalb ich persönlich eher davon ausgehen würde, dass die Sache auf Valencia basiert, wo man doch schon Masse hat, um selektieren zu können, wo man eine ausgereifte Plattform hat, auf reichlich Erfahrung zurückgreifen kann usw.
Würde man das Ding mit Seoul bauen, würde ich das wieder in die Klasse "Mamutprojekt" einstufen, wo man zu viele Schritte in zu kurzer Zeit versucht, was RRs Vorgabe der "Execution" eher widerspricht.

LG

[Opteron]

Zitat von Crashtest

Aufgrund des Bildes bei sa müsste es ein C32-Gerät sein:



Aber Charlie schreibt was 4-Channel-RAM !? Sollte es doch ein G-34-EE-CPU-Design sein ?

Ne, das ist ganz deutlich ein quadratischer Chip, das *muss* C32 sein. War mir da selbst eigentlich schon ziemlich sicher, aber hab vorsichtshalber mal noch AM3+ dazugenommen ;-)
Sockel G34 wäre rechteckiger und deutlich größer. Da schreibt Charlie mal wieder Mist.

@LoRDxRaVeN (und ONH):
Das Ding kommt im November, bis dahin sind die Piledriver-Server CPUs fertig. Launch scheint in ein paar Tagen zu sein, AMD sagte ja Q2:
http://www.planet3dnow.de/cgi-bin/ne...?id=1336144447

.. das ist nicht mehr lange. ONH meinte ja, dass die Compiler-Infos draußen wären, hab das mal überprüft, das vergleichbare Manual für BD kam am 14.11.2011, also kurz vor dem Launch. Spräche dafür, dass sie die Abu Dhabis und Seouls noch vor Monatsende bringen. Eventuell kommt aber kein Launch,sondern sie verbauen sie einfach klamm-heimlich. Interlagos wurde ja auch früher an die HPC-Kunden ausgeliefert.

So oder so, es ist wirklich überhaupt keine Hexerei ein C32-Brett mit nem Valencia zu entwickeln und es dann mit nem C32-Soul auszuliefern. BIOS-Update und fertig.

Wieso ich glaube, dass das mit Soul kommt, ist der Stromverbrauch, wenn sie das neue Clock-Mesh nicht mitnehmen würden, wären sie blöd und Stromverbrauch ist *das* Thema bei den Seamicro-Kisten.

Allerdings kommen mir die 2 GHz Takt dafür etwas arg komisch=wenig vor. Aber solange sie die TDP nicht aus dem Sack lassen, kein Problem. Ich glaub mit 2 GHz eher an weniger als 45W TDP. Im Moment haben sie bereits schon 1,6GHz mit 35W und 2,5GHz mit 65W im Angebot:

4256EE: http://www.cpu-world.com/CPUs/Bulldo...56HJU8KGU.html
4274HE: http://www.cpu-world.com/CPUs/Bulldo...KGUWOF%29.html

45W mit 2,0 GHz sollten demnach pi*Daumen eigentlich jetzt schon kein Problem sein.
Rechnet man noch auf Systemlevel hoch, dann glaub ich eher an 35W TDP: Der Grund ist die FX990 Northbridge, oder wie deren Serverversion nun heißt. Die verbrät max. - glaub ich- auch nochmal an die 10W im worst case. Kann mich aber täuschen, v.a. ist Seamicro auch bekannt dafür, dass sie Chipsatzfunktionen deaktivieren können.

Warten wirs mal ab.

@OBrian:
Naja, die Sandys laufen dafür auch mit 2,4 GHz. Wenn man daran denkt, dass ein FX und ein 2600K bei mThread Code ansonsten einigermaßen gleichauf ist, allerdings die Sandys im Seamicro-Fall einen Taktvorteil haben, und nicht die AMD-Chips, dann sollten sie eigentlich *immer* schneller sein.
Preisfrage bleiben nur die IPC-Verbesserungen von Piledriver (falls ich wirklich recht behalte und die Teile mit Seoul kommen). Dann könnte es bei INT-lastigem Code mit dem AMD-Turbo auf allen Kernen mit ~2,3 Ghz eventuell eng wird.

[Crashtest]

AMD hat offiz. derzeit keine neuen Server-Chipsätze - gibt immernoch nur RD890S Varianten dh SR5650/5670/5690 mit off. SP5100 SB.

[Opteron]

Zitat von Crashtest

AMD hat offiz. derzeit keine neuen Server-Chipsätze - gibt immernoch nur RD890S Varianten dh SR5650/5670/5690 mit off. SP5100 SB.

Ja genau den mein ich ;-)
Die Teile sieht man ja deutlich im Bild oben links im Eck.

[C4rp3di3m]

Mal eine andere Frage dazu, der Dehli ist laut Map AM3+, bedeutet dass der auch der neue FX-2 wird?
Wenn ja hat der so einen APU Plunder, oder wird es auch weiterhin Desktop CPUs OHNE iGPU geben?
Ich möchte so was auf keinen Fall haben, brauche es auch nicht.

mfg

[Opteron]

Zitat von C4rp3di3m

Mal eine andere Frage dazu, der Dehli ist laut Map AM3+, bedeutet dass der auch der neue FX-2 wird?

Jo, Delhi ist der Clone/Bruder des Visheras, Unterschied ist nur der Aufdruck auf dem Gehäuse und der gelockte Multiplier.
Halt die gleiche Geschichte wie z.Zt. mit Zambezi/Zürich nur mit Piledriverkernen.

[C4rp3di3m]

Danke Opti

Gibts zu Vishera schon Details? Denke da werd ich mir den besten von zulegen min. 8 Core um den 1100T in Rente zu schicken auch wenn´s schwer fallen wird

mfg

Nachtrag: Habe wo Gelesen es wird auch ein 10T/5M geben Stimmt dass?

[Opteron]

Zitat von C4rp3di3m

Danke Opti

Gibts zu Vishera schon Details? Denke da werd ich mir den besten von zulegen min. 8 Core um den 1100T in Rente zu schicken auch wenn´s schwer fallen wird

Nur die Modellnummern, soll wohl FX-8350 und FX-8320 werden.
Takt unbekannt, ansonsten halt Piledriverkerne mit dem schon bekannten Außendrumherum (8MB L3 Cache) etc. pp.

Intern läufts wie schon oft erwähnt nur als Orochi-Update. Gestern gabs erste Trinity-Desktop-Tests, da haben sie bei mageren 2 Tests +15% IPC gemessen:

Sicherlich nicht aussagekräftig, aber klingt schon mal nicht schlecht.

Diskussion & Link ab hier:
http://www.planet3dnow.de/vbulletin/...06#post4627006

Edit:

Nachtrag: Habe wo Gelesen es wird auch ein 10T/5M geben Stimmt dass?

Ne das ist uralte Info, basierte auf den Komodo-Chips mit PCIe für den FM2-Sockel, aber die wurden schon vor nem Jahr oder so gestrichen. Dafür gibts eben jetzt Vishera für AM3+. Freu Dich, Du brauchst kein neues Mainboard

[C4rp3di3m]

Jup genau deshalb hatte ich mir zum 1100T auch gleich ein neues AM3+ Gekauft gehabt

mfg

[aylano]

Zitat von Opteron

Allerdings kommen mir die 2 GHz Takt dafür etwas arg komisch=wenig vor. Aber solange sie die TDP nicht aus dem Sack lassen, kein Problem. Ich glaub mit 2 GHz eher an weniger als 45W TDP.

Dachte ich mir im ersten Moment auch.
Falls es eine IPC-Steigerung von 5-15% stattfinden sollte, dann wird das auch entsprechend strom verbrauchen.
Wenn man in Zukunft (mit Sea-Micro) mehr auf EE-ULV Stützzahlen setzt, dann kann man vielleicht in Zukunft nicht mehr so stark selektieren (= tiefe Spannungen = niedrigster Stromverbrauch)

Im Moment haben sie bereits schon 1,6GHz mit 35W und 2,5GHz mit 65W im Angebot:
45W mit 2,0 GHz sollten demnach pi*Daumen eigentlich jetzt schon kein Problem sein.

Sehe ich nicht so.
1,6 --> 2,5 Ghz = 50%
35W --> 65 W = 100%
Wie soll man 1,6 Ghz mit 25% auf 2,0 Ghz bringen und das nur mit 30%-höheren TDP??
Dazu noch eine IPC-Steigerung von so 5-15%, welche entsprechend Strom benötigt?

PS: hab keinen Taschenrechner. Die zahlen sind etwas ungünstig falsch und somit nicht exakt zu betrachten.

PS 2: 2,0 Ghz @ 45W (= bisal mehr Takt & Spannung) finde ich ganz okay [falls eine 5-15% IPC-Steigerung eintreten soll])

[Opteron]

Zitat von aylano

Dachte ich mir im ersten Moment auch.
Falls es eine IPC-Steigerung von 5-15% stattfinden sollte, dann wird das auch entsprechend strom verbrauchen.
Wenn man in Zukunft (mit Sea-Micro) mehr auf EE-ULV Stützzahlen setzt, dann kann man vielleicht in Zukunft nicht mehr so stark selektieren (= tiefe Spannungen = niedrigster Stromverbrauch)

Hmm ok, die IPC ... ob das wirklich soooviel ausmacht? Ein paar Watt sicherlich aber das es z.B. mehr verbraucht, als man durch den Clock Mesh reinholt, glaub ich nicht. Trinity schaut doch schon ganz passabel aus.

Sehe ich nicht so.
1,6 --> 2,5 Ghz = 50%
35W --> 65 W = 100%
Wie soll man 1,6 Ghz mit 25% auf 2,0 Ghz bringen und das nur mit 30%-höheren TDP??
Dazu noch eine IPC-Steigerung von so 5-15%, welche entsprechend Strom benötigt?

Ich mach ne pi*Daumen Rechnung und Du kommst mir mit Zahlen
Das ist doch alles recht schwamming, und viel hängt von der Ausbeute/Prozessqualität und der Spannung ab. Das hatte ich auch im Hinterkopf, die fertigen jetzt schon lange mit 32nm und wenns noch irgendwelche Unregelmäßigkeiten im Design gab, dann hat sich das jetzt mit Rev.C.

Oder dann die Sache mit der TDP. Nimm mal die ACPs statt der TDPs, da stehts dann 32W vs. 50W, das ist näher bei 50% als bei 100%. Aber in jedem Fall geht ne lineare Berechnung wg. vermutlich unterschiedlicher Spannung auch nicht.

Oder Selektion bzw. Spezialanfertigung. Seamicro schaltet auch Chipsätze ab, da würde es mich nicht wundern, wenn sie z.B. den 2. Hypertransportanschluss abschalten, sie brauchen ja kein 2P System. Charlie hat da in die Richtung schon geschrieben, auch wenn die Aussage etwas schräg war

Wie auch immer: Viele, viele Unbekannte, deswegen spar ich mir die Rechnerei, da man nicht alle Parameter kennt und eine "Rechnung" auf einer ärmlichen Datenbasis nur ein armes Ergebnis bringt.

[Ge0rgy]

Wenn IPC Verbesserungen derart viel Strom schlucken würden, wäre jede WEtierentwicklugn der Tod der effizienz!?
Demnach müsste ein Sandy Bridge auch stromverschwenderischer als ein Nehalem sein!? Oo
Merkwürdige Logik.

Ich dachte eigentlich dass gerade IPC-Verbesserungen das Rechnen im Chip optimieren, also effizienter gestalten und damit eher weniger als mehr strom verballern.
Nebenbei snd mit die 15% als reiner IPC-Zuwachs schon beinah unheimlich für Piledriver. Eigentlich ist Piledriver doch nur BD mit abgeschliffenen Kanten und FMA3-Support.
Nun gut, dass evtl. bei Omtimierungen an der OoO - Load/Store Pipeline (Siehe Agner Fog) und womöglich noch am cache-Trashing im L1 und beim PRefetchen oder so, am ende 15% rausgucken können, ok.

Richtig ordentlcih wird der Vergleich ohnehin erst wenn wir einen FX 8350 gegen einen 8150 benchen können, gleiche vorraussetzungen im L3 usw.... dann der selben, möglichst breit gefächerte Benchmark Parcours, am besten noch ein paar Benches mit verschiedenen Compileroptionen und wir haben ein schönes Bild von Piledriver.
APU-Server werden dann richtig interessant... Dann brauchen die chinesen keine SuperComputer mehr mit Tesla-Karten bauen oder dergleichen kram, weil die Shader schon Bestandteil der APUs sind.
Das könnte so nette kleine Teraflops-Server im Notebook-Format geben.
Wenn ich so drüber nachdenke, ein RV770 alias Radeon 4870 hatte etwa 1 TFlop/s, wenn mich mein Gedächtnis nicht im Stich lässt. Wenn man davon ausgeht dass Trinitys 384 Shader effizienter auszulasten sind als das VLIW5-Design, dürfte man mit den 384 in Etwa soviel hinbekommen wie mit 400 Shadern in VLIW5-Bauweise, also extrapoliert, etwa einen halben TFLop/s. Und das nur für die GPU-Shader, die CPU-Kerne kommen noch dazu. Anno 2013 mit GCN-Shadern und Steamroller-Kernen, dürfte doch dann langsam die TeraFlop/s - Marke für APUs fallen... immerhin neuere Fertigung, optimierte Kerne, Verbesserter Compute Support und HSA Features...
Frei nach Werner "ich sach das wiad lustich...."

[Opteron]

Zitat von Ge0rgy

Wenn IPC Verbesserungen derart viel Strom schlucken würden, wäre jede WEtierentwicklugn der Tod der effizienz!?
Demnach müsste ein Sandy Bridge auch stromverschwenderischer als ein Nehalem sein!? Oo
Merkwürdige Logik.

Naja, siehe meinen obigen Kommentar zur "pi*Daumen Technik: Der Fertigungsprozess wird ja auch besser.
Mit mehr Energieverbraten könnte man nur rechnen, wenn der Herstellungsprozess identisch (schlecht) bliebe, aber das ist ja nie der Fall.
Außerdem rentiert sich ein IPC+ in jedem Fall immer, da man dann bei gleicher REchenleistung ja den Takt runtersetzen kann, wodurch die Spannung sinkt, und man dann das quadratische am Stromverbrauch einspart.

Ich dachte eigentlich dass gerade IPC-Verbesserungen das Rechnen im Chip optimieren, also effizienter gestalten und damit eher weniger als mehr strom verballern.
Nebenbei snd mit die 15% als reiner IPC-Zuwachs schon beinah unheimlich für Piledriver. Eigentlich ist Piledriver doch nur BD mit abgeschliffenen Kanten und FMA3-Support.
Nun gut, dass evtl. bei Omtimierungen an der OoO - Load/Store Pipeline (Siehe Agner Fog) und womöglich noch am cache-Trashing im L1 und beim PRefetchen oder so, am ende 15% rausgucken können, ok.

Meine persönliche Spekulation sind die größeren L1-TLBs. Laut den Messungen mit RMMA reichten die Einträge nur für 128kB. Was sich die AMD Leute bei L2-Cachegrößen von 1-2MB dabei gedacht haben, würde ich wirklich gerne einmal wissen.
Wenn ich schon soviel L2 verballer, dann will ich den auch am Stück immer mit der besten Latzen ansprechen. 38 Takte am Ende für nen L2 sind ziemlich witzlos, fast das Doppelte von den anfänglichen 18-20 Takten:

Damalige Diskussion: http://www.planet3dnow.de/vbulletin/...04#post4515304

Ich kann mir das nur als Bug vorstellen

[aylano]

Zitat von Opteron

Ich mach ne pi*Daumen Rechnung und Du kommst mir mit Zahlen
Das ist doch alles recht schwamming, und viel hängt von der Ausbeute/Prozessqualität und der Spannung ab

Ich wollte es anmerken, damit die Erwartungen nicht zu groß werden.
ULV ist vielleicht etwas schwieriger einzuschätzen.

Aber am Beispiel von QUAD-ULV-Trinity sieht man, dass wegen 25W dann doch nicht ganz so einfach auf 17W zu bringen war, obwohl es sogar einen 19W-Embedded-Quad-Trinity gibt
http://www.pcgameshardware.de/screen...Roadmap-03.png
Vorallem, wenn früher nur ein 17W & 35W-Trinity geplant war. Diese 17W & 35W-Angabe fand ich noch auf eine anderen Folien vor Analyst Day.

Ein paar Watt sicherlich aber das es z.B. mehr verbraucht, als man durch den Clock Mesh reinholt, glaub ich nicht.

Die Frage ist, wie viel das dann wirklich bringt und ob die großen angekündigten Vorteile schon in der 1.Generation bzw. 1. Integration eintreten.

Wenn IPC Verbesserungen derart viel Strom schlucken würden, wäre jede WEtierentwicklugn der Tod der effizienz!?
Demnach müsste ein Sandy Bridge auch stromverschwenderischer als ein Nehalem sein!? Oo

IPC heißt nicht automatisch Effizienter. Es geht um die Prioritäten und was möglich ist.
Vorallem Core 2 --> Hehalem gabs es einen extremen IPC-Stprung, der auch über einer ehblichen Stromverbrauch erkauft wurde.
Bei Sandy-Bridge und vorallem Ive-Bridge konnte kaum noch IPC über den Stromverbrauch gesteigert werden, sodass die IPC-Steigerungen erheblich geringer ausfielen.
Man kann ja auch erhebliche Die-Vergrößerungen & Stromsteigerungen von Pentium M --> Core /Core2 feststellen.

Manchmal muss man Spannungsabsenkungen mitbetrachten, sodass die großen Strommehrverbräuche nicht gleich soo deutlich sichtbar sind.
Bei Nehalem wurde die Standard-Spannung auch noch von 1,25 auf 1,15 Volt gesenkt.

Nicht umsomst ist Nehalem @ Westmere mit einer zusätzlichen Strukturverkleinerung in den Notebook-Markt gekommen, damit Intel trotz IPC-Steigerungen eben etwas mehr Takt als die Vorgänger-notebook-Generation bringen zu können.
Wenn man sich die Notebook-Test der Westmere-Notebook ansieht, dann waren die bei weitem nicht so überzeigend. Nicht umsonst hat Apple bei ihren MacAir, die Nehalem/Westmere-Generation und behielt noch im Jahr 2010 die alten Core2-Duo.

Erst mit Sandy-Bridge hatte Apple auf die neue Architektur gesetzt, mehr die Priorität in Effizienzsteigerungen als in IPC-Steigerungen hatte, sowie die Fertigungs-Qualität sich noch etwas weiterentwickelte.

@Piledriver
Aber da der Bulldozer @ Core reicht groß ist und man ihn als unausgereift ansieht (Einheiten sind schon da) sollten eigentlich IPC-Steigerugen eher geringeren Strommehrverbrauch möglich sein.

Natürlich seit relativ etwas der Stromverbrauch, da wenig bzw unausgelastete Tranistoren doch nicht gleich viel Strom verbrauchen als viel bzw voll ausgelastete.

@Topic
2,0 Ghz @ 45W + 5-15% IPC-Steigerung würde ich als gesunde Entwicklung sehen.
Wie ich es schon an 25W-TDP-ULV-Quad-Trinity gezeigt habe. Geplant war der IMO für 17W, aber vielleicht waren die Verbesserungen nicht ganz so hoch wie erwartet und/ODER Rory Read war die Execution & hohe Verfügbarkeit viel wichtiger als wenige Stückzahlen mit superzahlen auf dem Papier.

[Opteron]

Zitat von aylano

Die Frage ist, wie viel das dann wirklich bringt und ob die großen angekündigten Vorteile schon in der 1.Generation bzw. 1. Integration eintreten.

Ich wüßte nicht, was dagegen sprechen sollte. Sie haben den Mesh implementiert, also ist der dann auch mit allen Features aktiv. Das ist ein entweder / oder Feature, Zwischenwerte gibts nicht. Falls doch, dann würde das bedeuten, dass die Taktversorgung - und damit der ganze Chip - instabil wäre.
Aber wenns läuft, dann läufts und dann mit allen Vorteilen.

IPC heißt nicht automatisch Effizienter. Es geht um die Prioritäten und was möglich ist.
Vorallem Core 2 --> Hehalem gabs es einen extremen IPC-Stprung, der auch über einer ehblichen Stromverbrauch erkauft wurde.

Obacht, bei dem Generationensprung wurde mal so "nebenbei" der Speicherkontroller sowie I/O integriert. Allein durch den Speicherkontroller steigt die IPC aufgrund kleinere Speicherlatenzen so um ~20%, wenn ich mich an K7 <> K8 Vergleiche erinnere. Das waren also teilweise IPC-Verbesserungen ohne Einwirken der internen Kern-Architektur. Außerdem stieg der Stromverbrauch durch das integrierte I/O an, obwohl QPI rein gar nichts zur IPC beiträgt.

Also da muss man schon genau hinschauen, sonst wirds falsch.

Bei Sandy-Bridge und vorallem Ive-Bridge konnte kaum noch IPC über den Stromverbrauch gesteigert werden, sodass die IPC-Steigerungen erheblich geringer ausfielen.

Naja, hat man mal nen IMC ... wirds nicht mehr viel. Allerdings ist Sandy schon ein Stückchen besser, der µOp-Cache hilft ziemlich. Habs im Cinebench-Thread selbst getestet, Sandy ist da schon noch +15% schneller:
http://www.planet3dnow.de/vbulletin/...89#post4602989

Aaaber: Der Witz am µOp Cache ist ja, dass er gleichzeitig auch noch Energie spart, da das Front-End bei µOp-Cache-Aktivität abgestellt wird. Ist in dem Fall also auch ein Spezialfall *G*

Nicht umsomst ist Nehalem @ Westmere mit einer zusätzlichen Strukturverkleinerung in den Notebook-Markt gekommen, damit Intel trotz IPC-Steigerungen eben etwas mehr Takt als die Vorgänger-notebook-Generation bringen zu können.
Wenn man sich die Notebook-Test der Westmere-Notebook ansieht, dann waren die bei weitem nicht so überzeigend. Nicht umsonst hat Apple bei ihren MacAir, die Nehalem/Westmere-Generation und behielt noch im Jahr 2010 die alten Core2-Duo.

Die dual-core westmeres waren wirklich sch.....e. Das waren 2 DIEs, 1xCPU+1GPU. Das GPU-DIE war noch in 45nm produziert und hatte den IMC. Die CPU konnte darauf nur per QPI zugreifen, was die SPeicherbandbreite somit auf single-channel limitierte. Das bremste ziemlich und die Latenz war natürlich auch höher.
-> schlechtes Beispiel.

Erst mit Sandy-Bridge hatte Apple auf die neue Architektur gesetzt, mehr die Priorität in Effizienzsteigerungen als in IPC-Steigerungen hatte, sowie die Fertigungs-Qualität sich noch etwas weiterentwickelte.

Weil Du nochmal Apple erwähnst, denen war v.a. die integrierte GPU zu schlecht, die haben doch OPenCL "erfunden" und wollten deshalb damals schon ne leistungsstarke GPU. Nvidia hat ihnen ne extra starke Chipsatzgrafik für die "alten" Core2 Systeme gebaut, weswegen Apple dann das, anstatt der Intel Westmere-duals, nahm.
Die Lösung war auch 3x besser, Intel GPUs werden jetzt erst mit Ivy interessant.

@Piledriver
Aber da der Bulldozer @ Core reicht groß ist und man ihn als unausgereift ansieht (Einheiten sind schon da) sollten eigentlich IPC-Steigerugen eher geringeren Strommehrverbrauch möglich sein.

Natürlich seit relativ etwas der Stromverbrauch, da wenig bzw unausgelastete Tranistoren doch nicht gleich viel Strom verbrauchen als viel bzw voll ausgelastete.

Wie besagt, recht viel mehr wirds nicht, der Clock-Mesh wird da viel abpuffern und wie Du selbst schon sagst sind die Einheiten schon drauf und "leaken" schon. Da ist dann zum Normalbetrieb nicht viel Unterschied.

@Topic:
Das PDF des Papiermeisters ist jetzt erhältlich. Das Bild der neuen Seamicro-Karte ist da sehr hochaufgeschossen, fast kann man sogar den Aufdruck auf dem Opteron lesen. In jedem Fall prangt aber die Sockelbeschriftung im Bild: C32, da gibts jetzt kein wenn und aber mehr.

[SPINA]

Es gibt übrigens auch einige Neuerungen beim Intel Atom bei denen ich gleich an den AMD Trinity denken musste. Während bei AMD der Trend eher weg von Servern hin zu Mobilprozessoren geht, beispielsweise durch den Verzicht auf ECC geschützten DRAM bei allen bisheringen APUs, schlägt Intel neuerdings den umgekehrten Weg ein und stattet nun seine Atoms mit eben diesem Feature aus. Auch VT-x ist nun wohl nicht nur ausgewählten Modellen vorbehalten.

AMD scheint dieses Feld nun kampflos Intel überlassen zu wollen. Man hat sich beim Bobcat jedenfalls bewusst dagegen entschieden. Womöglich ist das sogar ganz sinnvoll. Es handelt sich um einen zu kleinen Nischenmarkt, denn dies ist dasselbe Segment in dem der Schlagabtausch zwischen x86 und ARM stattfindet. Solch einen Atom könnte man beispielsweise in einem SoHo-NAS einsetzen. Wollte man ein solches System mit einem AMD Prozessor austatten müsste man auf leicht angestaubte K10 Technik setzen, oder zu einem Zambezi-Flaggschiff greifen. Das wäre natürlich mit Kanonen auf Spatzen geschossen.

Auch die Ambitionen hinsichtlich von energie-effizienten SoCs für Tablets und dergleichen scheinen etwas eingeschlafen zu sein. Brazos bietet noch keine Integrationsdichte, die hoch genug wäre. Aber auch an dieser Stelle ist die Zurückhaltung von AMD vielleicht ganz sinnvoll, obwohl dieser Markt als äußerst zukunftsträchtig gilt. Die Dominanz von ARM könnte zu stark sein. AMD kann sich keinen Fehlschlag leisten. Besser sie lassen Intel vorpreschen und nutzen dann den Windschatten. Mit dieser Taktik ist AMD bisher immer gut gefahren. Man muss nicht immer der Erste sein. Sei es beim Erscheinungstermin, bei der Leistung und so weiter. Hauptsache ist der Preis stimmt. Dass ist es worüber sich AMD Produkte immer verkauft haben. Vielleicht wartet AMD ab wie sich der Windows 8 Start entwickelt und zaubert dann einen neuen SoC als Ass aus dem Ärmel.

AMD steht dafür im Mobilsegment nach vielen Jahren endlich mal wieder vernünftig aufgestellt dar. Der etwas schwächliche und altbackene Llano ist endlich weg vom Fenster und Trinity macht sich sehr gut. Endlich ist man mit SSE4, AVX, AES-NI und dergleichen wieder auf der Höhe der Zeit und punktet mit einem geringen Verbrauch auf Intel Niveau. Auch den Server Sockeln C32 und G34 hat man mit dieser Frischzellenkur ein neues Leben eingehaucht. Nur den Desktop behandelt man etwas stiefmütterlich. Einige Mainboardhersteller haben sich schon beschwert, dass es wegen dem Sockel FM2 keinerlei Ansprechpartner bei AMD gibt.