2 Speichercontroller 90° bzw. 270° Phasenverschoben betreiben (hohen FSB nutzen)

Turing · 29.09.2002, 02:58

Hi
Aktuelle Athlons könne mit mindestens 200Mhz FSB betrieben werden wenn nicht gar noch mehr...
Es gibt aber nur sehr teuren Speicher, der dies auch schafft. Dieser hat dann auch noch schlechte Timings.

Der nForce/nForce2 hat 2 64bit Speichercontroller und somit könnten 2*100Mhz Speicher den 200Mhz FSB des Athlons voll auslasten.
Die 2 würden dann aber asynchron zueinander laufen,(Speicher sendet immer 128bit, der FSB braucht aber 2 Takte um diese daten an die CPU weiterzutransportieren) was erheblich Performance kostet.

Könnte man nun nicht diese 2 Speichercontroller 90° Phasenverschoben betreiben?

___/TTT\___/TTT\___/TTT\___/TTT\___/TTT\__ FSB mit 200Mhz DDR

___/TTTTTTT\______/TTTTTTT\_______/TTTTTT Speichercontroller 1 mit 100Mhz DDR

______/TTTTTTTT\______/TTTTTTT\_______/TT Speichercontroller 2 mit 100Mhz DDR

Dank DDR werden bei steigender und fallender Taktflanke Daten übertragen.
Der FSB bekommt so nun immer abwechselnd Daten von Speichercontroller 1 und 2.

Wäre soetwas sinnvoll? Geht das? Gibt es das vielleicht schon? Oder hat ein Chipsatzhersteller sowas in Planung?

realxray · 29.09.2002, 12:39

irgendwo hab ich in den letzten wochen was gelesen von speziellen ddr-ram-modulen die quasi 2 logische einheiten auf einem riegel vereint haben und die mit schnellen switches diese beiden einheiten abwechselnd ansteuern, d.h. du hast quasi einen 4x-speicherriegel.

ich kann dir jetzt aber nicht sagen ob das spezielle boards benötigt die sowas unterstützen, die switches sind an und für sich auf dem speicherriegel, wenn der anschluss gleich wie ein gewöhnlicher riegel ist müsste das klappen.

vielleicht weiß jemand noch den link dazu?

29.09.2002, 02:58	Posting #1 (im Thread / einzeln)
Turing Vice Admiral Special Registriert seit: 11.11.2001 Beiträge: 536	2 Speichercontroller 90° bzw. 270° Phasenverschoben betreiben (hohen FSB nutzen) Hi Aktuelle Athlons könne mit mindestens 200Mhz FSB betrieben werden wenn nicht gar noch mehr... Es gibt aber nur sehr teuren Speicher, der dies auch schafft. Dieser hat dann auch noch schlechte Timings. Der nForce/nForce2 hat 2 64bit Speichercontroller und somit könnten 2*100Mhz Speicher den 200Mhz FSB des Athlons voll auslasten. Die 2 würden dann aber asynchron zueinander laufen,(Speicher sendet immer 128bit, der FSB braucht aber 2 Takte um diese daten an die CPU weiterzutransportieren) was erheblich Performance kostet. Könnte man nun nicht diese 2 Speichercontroller 90° Phasenverschoben betreiben? ___/TTT\___/TTT\___/TTT\___/TTT\___/TTT\__ FSB mit 200Mhz DDR ___/TTTTTTT\______/TTTTTTT\_______/TTTTTT Speichercontroller 1 mit 100Mhz DDR ______/TTTTTTTT\______/TTTTTTT\_______/TT Speichercontroller 2 mit 100Mhz DDR Dank DDR werden bei steigender und fallender Taktflanke Daten übertragen. Der FSB bekommt so nun immer abwechselnd Daten von Speichercontroller 1 und 2. Wäre soetwas sinnvoll? Geht das? Gibt es das vielleicht schon? Oder hat ein Chipsatzhersteller sowas in Planung?

Themen-Optionen
Druckbare Version zeigen Jemanden per E-Mail auf dieses Thema hinweisen
Ansicht
Linear-Darstellung Zur Hybrid-Darstellung wechseln Zur Baum-Darstellung wechseln

29.09.2002, 12:39	Posting #2 (im Thread / einzeln)
realxray Lt. Commander Registriert seit: 27.06.2002 Beiträge: 115	irgendwo hab ich in den letzten wochen was gelesen von speziellen ddr-ram-modulen die quasi 2 logische einheiten auf einem riegel vereint haben und die mit schnellen switches diese beiden einheiten abwechselnd ansteuern, d.h. du hast quasi einen 4x-speicherriegel. ich kann dir jetzt aber nicht sagen ob das spezielle boards benötigt die sowas unterstützen, die switches sind an und für sich auf dem speicherriegel, wenn der anschluss gleich wie ein gewöhnlicher riegel ist müsste das klappen. vielleicht weiß jemand noch den link dazu?