AMD Zen - 14nm, 8 Kerne, 95W TDP & DDR4?


Nach ein Jahrzehnten der Entwicklung nähert sich sich das einen Optimum an, hat sicherlich auch den Vorteil das optimierte Kompilate vergleichbar schnell laufen werden.

IMHO werden sich CPUs bis 2020-2022 von der Leistung her weiter angleichen.
Richtige Fortschritte wird es, wenn überhaupt, nur mit komplett neuen Fertigungsverfahren (Kohlenstoff oder weiß der Kuckuck) geben.

Beim Geschäft des Siliziumätzens sind wir mittlerweile auch bei 2-3 großen Playern angekommen.
 
Im Prozessorgeflüster stehen noch ein paar "nette" Dinge über die Zen-Entwicklung und die bisherige Unternehmenskultur bei AMD. Genaueres im Abschnitt "SuZen".
Naja, das hatte ich schon in der gedruckten Ausgabe gelesen und mir gedacht: "Jetzt kann man auch noch den Stiller abhaken".

Aus der Aussage "Erstmals hatten die Entwickler freie Hand" macht er: "dank Kellers Position [konnte] kein Marketing-Fred dazwischenfunken". Also bitte... :]

Das Marketing kann (und sollte) Aussagen über den Markt liefern, also welche Workloads für (zukünftige) Produkte gefragt sein werden, wie der Markt in Preispunkte aufgeteilt ist, welche Benchmarks die Konkurrenz darstellt etc. pp. Daraus muss dann der CTO auf seiner Berichtslinie Designvorgaben an die Entwickler basteln. Und nicht irgendein "Marketing-Fred"... Mei, mei. Wenn das auch nur ansatzweise ginge, dann ist der Laden aber flach organisiert!
 
Ist natürlich äusserst fadenscheinig. Muss einen aber auch nicht wundern. ;)

Zen ähnelt oberflächlich, wenn überhaupt, dann noch am ehesten Cyclone. Separate Integer und FP Cluster und 2 Load/Store Pipes, was bei Intel nicht der Fall ist. Einziger offensichtlicher Unterschied ist, dass Zen eine FPU Pipe mehr als Cyclone besitzt, 4 statt 3. Und ob Zen wie Haswell 4 Dekoder-Einheiten besitzt, ist unerheblich. Die hatte auch Bulldozer schon.

Dass bis Piledriver Ausführungseinheiten teils warten mussten, hat auch nichts damit zu tun, dass diese nur mit einem vierfach Dekoder gefüttert wurden, sondern dass das Frontend mittels FGMT gesteuert wurde, welches den jeweiligen Integer-Cluster in jedem zweiten Takt gefüttert hat.

Dass Zen so viele Rechenwerke wie Haswell besitzt, ist auch nur die halbe Wahrheit. Bei Zen sind diese auf 8 Pipes verteilt. Insgesamt sind also bis zu 8 uops pro Takt möglich. Bei Haswell sind diese Rechenwerke auf lediglich 4 Pipes verteilt, also bis zu 4 uops pro Takt. Natürlich muss das noch nichts bedeuten. Bulldozer hatte für einen Thread 6 Pipes und war trotzdem pro Takt langsamer als die 3 Pipes von Sandy Bridge. Die deutliche Aufstockung des Integer Clusters bei Zen schaut aber schon mal vielversprechend aus. Und mit insgesamt 8 Integer/FP Pipes sollten auch zwei Threads gut skalieren, womöglich besser als HTT.

Dass AVX(2)-Code generell bei Intel Vorteile hat, ist auch nicht richtig. Dass betrifft lediglich 256-bit FMA. Zen hat Vorteile bei 128-bit FADD/FMUL, bei 128-bit FMA oder 256-bit FADD/FMUL ist es ausgeglichen (abgesehen vom Spezialfall FMUL+FMUL).

Dass sich Zen's Cache-Kapazitäten an denen von Intel orientieren sollen, ist auch an den Haaren herbeigezogen. Zen hat so viel L1D$ wie Bulldozer. Nur wird dieser nicht mehr für zwei Threads separat zur Verfügung gestellt, sondern vollständig geteilt. 32 KB L1D$ hatte übrigens auch schon Bobcat. Die L2$ Kapazität hat AMD auch schon in älteren Architekturen verwendet, wie K8, K10 oder Cat. Intels Architektur kommt da im Moment nur auf die Hälfte. Das einzige, wo sich AMD eventuell tatsächlich an Intel orientiert haben könnte, ist die nun vollständig inklusive Cache-Hierarchie. Bulldozer war ja lediglich teilweise inklusive. Das wird im Artikel wiederum nicht mal ansatzweise erwähnt.

Ein inhaltlich leider sehr schwacher Artikel, der dem unbedarften Leser wohl suggerieren soll, dass AMD Intels Architektur kopiert. Wer mal etwas genauer hinschaut, entlarvt diesen primitiven Versuch aber sehr schnell. Zen schaut genau nach dem aus, was AMD auch öfters gesagt hat, eine Mischung aus Bulldozer, Cat und einigen neuen Sachen.
 
Mit Kritik umzugehen, will halt auch gelernt sein. Manche werden es nur nie lernen, weil sie glauben, Uneinsichtigkeit und Verfolgungswahn wäre ein besserer Selbstschutz als von denen zu lernen, die es besser wissen sollten. Aber da irren sie sich.
 
Ich habe nichts gegen konstruktive Kritik, aber was gegen deine Formulierung. Die ist wie üblich völlig herablassend mit destruktiver Intention. Darauf kann ich verzichten, genauso auf solch fragwürdige Interpretationen wie, der Artikel solle dem unbedarften Leser suggerieren, dass AMD Intels Architektur kopiert. Auf so dünne Äste kommst halt nur du.
 
entlarvt diesen primitiven Versuch aber sehr schnell.

Nö, ich habe nichts entlarvt. Aber wir können uns dieses Gezänk bestimmt schenken. Ich habe die letzten APU-Artikel von y33H als weit über dem Durchschnitt in Sachen Faktenwissen und Ausgewogenheit in Erinnerung.
 
Zuletzt bearbeitet:
Ich finde schlimmer, dass so viele in den FMAC-Blöcken gleich 256bit gesehen haben (128b Firgendwas + 128b Firgendwasanderes). Vermutlich wirkt noch das "Priming" durch den Frühjahres-Leak. ;) Das stelle ich noch klar.

Aber ich bin da auch schon entspannter. Denn wenn man sieht, wie schnell so eine News durchhuscht und durch den einnahmengetriebenen Nachrichtenstrom verwässert wird, weiß doch in 2 Wochen ein Großteil der Leser nicht mehr, was da genau war. Da hoffe ich eher, dass es bei einer zentralen Anlaufstelle für Zen bleibt. ^^ Ich bin auch schon in Kontakt mit David Kanter und tracke soweit es geht die fachlichen Diskussionen für Input und Korrekturen.
 
genauso auf solch fragwürdige Interpretationen wie, der Artikel solle dem unbedarften Leser suggerieren, dass AMD Intels Architektur kopiert. Auf so dünne Äste kommst halt nur du.
So wurde das von Golem formuliert... "erinnert stark an", "aufgreifen"...
Zitat Golem: Die [Zen Architektur] erinnert mit vier Integer- und zwei FMA-Gleitkomma-Einheiten pro Kern stark an Intels Haswell-Technik und könnte Ideen der neuen Skylake-Architektur aufgreifen.
 
Aha, weil etwas an etwas anderes erinnert oder Ideen teilt, ist das gleich kopieren? Hey, AMD nutzt DDR4, die kopieren Intels Speichercontroller! Sorry, aber das ist leicht übertrieben. Davon ab: Völlig egal was im Golem-Artikel gestanden hätte, gruffi hätte dennoch genörgelt und den Autor angefeindet ... das übliche Spielchen seit vielen Jahren.
 
Aha, weil etwas an etwas anderes erinnert oder Ideen teilt, ist das gleich kopieren? Hey, AMD nutzt DDR4, die kopieren Intels Speichercontroller! Sorry, aber das ist leicht übertrieben. Davon ab: Völlig egal was im Golem-Artikel gestanden hätte, gruffi hätte dennoch genörgelt und den Autor angefeindet ... das übliche Spielchen seit vielen Jahren.

Die Wortwahl und der Kontext suggeriert eben das. Und zwar äußerst deutlich. Unabhängig von gruffis Historie.

Hier noch ein paar mehr Umschreibungen:
Beim Frontend hat AMD die Dekoder-Stufe vierfach ausgelegt, was Intels Haswell-Frontend entspricht.

Damit verfügt ein Zen-Kern über die gleiche Anzahl an Ausführungseinheiten wie Intels Haswell.

Bei Zen orientiert sich AMD an den Kapazitäten aktueller Intel-Chips und vermutlich am vollständig inklusiven Cache-Design.

Argumentationsschema: Verweis auf hohe Ähnlichkeit oder gar Übernahme geistigen Eigentums (was letztlich suggeriert wird), gefolgt von einer mehr oder weniger expliziten Relativierung.
Ich finde das ehrlichgesagt perfide, ohne tiefgängigere Details der Architektur zu kennen, die geistige Arbeit Jim Kellers als Haswell-Abklatsch mit eigener Geschmacksnote darzustellen. Hätte man hingegen die Bosonderheiten des Designs hervorheben wollen, wäre dieser ständige Verweis auf Intel-Architekturen nicht nötig gewesen. Da trübt dann auch die vermeintlich gut gemeinte Schlussnotiz nicht darüber hinweg.
 
Es ging schlicht darum eine bekannte µArch zur Einordnung zu verwenden. Du unterstellst zudem dem Autor ernsthaft, er würde suggerieren, AMD würde eine Übernahme geistigen Eigentum (von Intel) praktizieren oder einen Haswell-Abklatsch bauen? Ich frage mich immer wieder, wie man solche (in meinen Augen) kruden Gedankengänge haben kann, was aber die üblichen Leute offenbar gerne machen ...
 
Naja, wenn man nicht so tief drinnen steckt, kommt automatisch der Gedanke, aha AMD baut die Intel CPUs nach. Bei der Wortwahl naheliegend. Da muss ich Fred recht geben.
 
Es ging schlicht darum eine bekannte µArch zur Einordnung zu verwenden. Du unterstellst zudem dem Autor ernsthaft, er würde suggerieren, AMD würde eine Übernahme geistigen Eigentum (von Intel) praktizieren oder einen Haswell-Abklatsch bauen? Ich frage mich immer wieder, wie man solche (in meinen Augen) kruden Gedankengänge haben kann, was aber die üblichen Leute offenbar gerne machen ...

Absolut. Denn um etwas zu suggerieren genügt es bereits, den einzugebenden Sachverhalt anzudeuten.
Das mag den "kruden" Gedankengängen "üblicher" Leute entspringen, oder aber einer tiefgängiger Beschäftigung mit Marketingpsychologie.

http://www.duden.de/rechtschreibung/suggerieren
jemandem etwas [ohne dass ihm dies bewusst wird] einreden oder auf andere Weise eingeben [um dadurch seine Meinung, sein Verhalten o.?Ä. zu beeinflussen]; einflüstern
darauf abzielen, einen bestimmten [den Tatsachen nicht entsprechenden] Eindruck entstehen zu lassen

Dabei, und durch die Debatte über derartige Marketing-psycho-spielereien, gerät die eigentliche Anerkennung der Ingenieursleistung in den Hintergrund. Genauso wie die sachliche Diskussion über die Besonderheiten der Zen-Architektur selbst. -> Zurück on topic, bitte!

EDIT:
Nebenbei bemerkt liegt der Vergleich mit Cyclone deutlich näher, wie gruffi schon dargelegt hat. Ebenso könnte man in so einem Artikel schön herausarbeiten (oder es versuchen), wie letztlich die Gene Bulldozers und der Katzenkerne in Zen zusammengeführt worden sind. Eben das, was Jim Keller von Anfang an betonte. Und das ohne, in gefühlt jedem zweiten Satz Werbung für die Konkurrenz zu machen.
Darauf zu verweisen, dass das neue Auto jetzt auch vier Räder hat, so wie die Autos der Konkurrenz, und dass eben darin die ingenieurstechnische Eigenleistung liegt, ist höchst fadenscheinig.
 
Zuletzt bearbeitet:
Wer würde denn Zens Verwandtschaft zu Cyclone sehen, wenn der Herr Schöpfer himself nicht vorher für Apple gearbeitet hätte?

Die c't beschrieb Bobcat damals als K6 Revival, weil das Kätzchen ebenfalls zwei Instruktionen pro Takt verarbeiten konnte. Trotzdem ist das alles ziemlich weit hergeholt. Millionen von Transistoren lassen sich nicht auf so einfache Schlagworte vereinfachen.
 
Ich finde schlimmer, dass so viele in den FMAC-Blöcken gleich 256bit gesehen haben (128b Firgendwas + 128b Firgendwasanderes). Vermutlich wirkt noch das "Priming" durch den Frühjahres-Leak. ;) Das stelle ich noch klar.

Aber ich bin da auch schon entspannter. Denn wenn man sieht, wie schnell so eine News durchhuscht und durch den einnahmengetriebenen Nachrichtenstrom verwässert wird, weiß doch in 2 Wochen ein Großteil der Leser nicht mehr, was da genau war. Da hoffe ich eher, dass es bei einer zentralen Anlaufstelle für Zen bleibt. ^^ Ich bin auch schon in Kontakt mit David Kanter und tracke soweit es geht die fachlichen Diskussionen für Input und Korrekturen.

Ich erinnere hier gerne an BD und deren Abhängigkeiten der AGLU-Pipes.

[LINK DARF ICH ERST POSTEN, WENN 5 BEITRÄGE+]

The execution pipes EX0 and EX1 are used for most integer and general purpose instructions. Memory read instructions use AGLU0 and AGLU1. Memory write instructions use both AGLU0/1 and EX0/1 simultaneously. AGLU0 and 1 can also handle simple register-to-register moves with 32-bit and 64-bit general purpose registers, except on early versions of Bulldozer. AGLU0 and 1 can not handle register move instructions with 8-bit or 16-bit registers or an immediate operand

Und wenn man die FPU bei BD ansieht, dann dieses hier:

181All floating point additions and multiplications take 5 clock cycles if the next dependent instruction is also an addition or multiplication, otherwise possibly 6 clock cycles. A fused multiply-and-add instruction also takes 5 or 6 clock cycles. It is unknown how the execution unit saves one clock cycle when the result is used in the same unit. It might be due to a shorter data path, or it might be that the execution unit can save one pipeline stage of normalization, formatting or categorization of the floating point number.

Klingt doch stark nach geteilten Ressourcen, ergo gibt es hier Abhängigkeiten, welche eine einfach Einordnung von 2x 128Bit => 256Bit unmöglich machen. Außerdem scheint BD schon eine ganz brauchbare FPU zu haben, im Gegensatz zu Jaguar.

Das sind noch einige Punkte, die bei mir einige Fragezeichen verursachen. Wie es zum Schluss genau implementiert ist, ist wiederrum eine völlig andere Sache.

Und bezüglich den derzeitigen Artikeln, dass Zen an Intels Haswell angelehnt ist.
Zwei offensichtliche Unterschiede:
Intel Decoding - 1 o. 4 MikroOps(Simple und Complex) | AMD Decoding - 1 o. 2 MakroOps (256Bit FloatOps in 2x 128Bit FloatOps zB.)
Intel globaler Unified Scheduler | AMD dedizierte für INT, AGU und FPU

Wie hier schon angedeutet, ist Zen am ehesten mit Cyclone vergleichbar. Und Cyclone hat eine IPC etwa auf IvyBridge. Ergo sehe ich Zen über IvyBridge an. Das ist zwar sehr verallgemeinert, sollte aber am Ende dahinkommen.

Außerdem sieht ZEN einer Kombination von Jaguar/Bobcat und Bulldozer aus. Den INT-Teil hat man eher an Jaguar angelehnt und die FPU sieht für mich an BD angelehnt aus. Ob aber die beiden AGUs ausreichend sind für 4 INT-Pipes, ist ein anderes Fragezeichen. Ich gehe mal davon aus, dass die AGUs sehr gut angebunden sind und jede AGU LD und ST beherrscht. Womöglich ist die nachfolgende Read und Write Queue breiter als die AGUs, sodass LDs STs der FPU diese nicht "verstopfen" und kein Bottleneck entsteht.

€:
Die c't beschrieb Bobcat damals als K6 Revival, weil das Kätzchen ebenfalls zwei Instruktionen pro Takt verarbeiten konnte. Trotzdem ist das alles ziemlich weit hergeholt. Millionen von Transistoren lassen sich nicht auf so einfache Schlagworte vereinfachen.


Also ich sehe nichts diesbezüglich. Es ist meistens eh so, dass solche Designs sehr ausgeglichen sind. Ergo wird ein Parameter geändert, gibt es einen Rattenschwanz an notwendigen Änderungen. Eine Grundregel des Chipdesigns ist immer noch, dass Breite, also Parallelität, ein Faktor für SpeedUp ist. Wenn ein Design auf zwei Ops ausgelegt ist, ist es logisch zu versuchen, den Durchsatz diesbezüglich zu optimieren. Man kannes jetzt nicht einfach auf 3 OPs aufblähen...nicht ohne viel Arbeit zu haben. Außerdem erhöht Breite immer die Verdrahtungslogik und die Kosten. Das sollte auch berücksichtigt werden.

€2: Jim Keller wirkt eher wie ein Stilles Wasser. Ergo sind Aussagen seinerseits deutlich interessanter zu beurteilen als irgendwelche marketing Aussagen. Zen wird eine Kombination aus BD und Wildkatze sein. BD ist aufgrund des CMTs schon nicht unbeeindruckend, vor allem den FPU-Teil. Jaguar ist einfach aber effizient. ZEN sieht für mich, wie ein breiterer Jaguar aus, mit dem BestOf von BD.
 
Zuletzt bearbeitet:
@y33H@
Warum nicht einfach mal die Kritik an der Formulierung akzeptieren?
Wenn überwiegend auf Gemeinsamkeiten zu einer bestimmten Architektur hingewiesen wird und dabei Unterschiede außer acht läßt muss sich auch nicht über eine entsprechende Kritik nicht wundern.
An der Stelle fand ich gruffis Aufschlüsselung deutlich interessanter.
 
Es wurden Unterschiede benannt, zudem wurde der Artikel um einige Punkte ergänzt.
 
Das ändert nichts an meiner Frage zur Reaktion.
Die Formulierung suggeriert nunmal an diversen Stellen das man von Intel abgekopfert hat ohne dabei auf AMDs bisherige Architekturen einzugehen und das fängt bereits bei der Überschrift und dem einleitenden Satz an. Es wurde einfach an zu vielen Stellen oberflächlich und einseitig betrachtet.
 
Das ändert nichts an meiner Frage zur Reaktion.
Die Formulierung suggeriert nunmal an diversen Stellen das man von Intel abgekopfert hat ohne dabei auf AMDs bisherige Architekturen einzugehen und das fängt bereits bei der Überschrift und dem einleitenden Satz an. Es wurde einfach an zu vielen Stellen oberflächlich und einseitig betrachtet.

/Sign

Die Redakteure will ich definitiv nicht grundlos anfeinden. Nur weil man von CMT => SMT geht, heißt es nicht, dass man sich an Haswell orientiert. Dann müsste man eher sagen, dass man sich an andere SMT-Architekturen orientiert...welche es vor Intel schon zur Genüge gab.

Zen sieht am ehesten nach Cyclone aus. Und wenn man BD, Wildkatzen und K7/8/10 berücksichtigt ist ZEN eher eine interessante Mischung dessen. Aber mehr würde ich derzeit noch nicht sagen wollen.

Intel hat kombinierte FP und INT-Ports, was ich so noch nirgends gesehen hab. Das wird verdammt viel Validierungsaufwand kosten. Man teilt die einzelnen Funktionalitäten geschickt zwischen den Ports auf, sodass man den maximalen Throughput bei geringerer Verdrahtung erreicht. Dementsprechend kann es aber auch sein, dass der Durchsatz bei gewissen gemischten Ops niedriger ist, weil man weniger gleichzeitig Schedulen kann. Power8 hat zB 16 Ports(!) aber auch keine Kombinierten. Womöglich kann man damit sogar Pipeline-Stages sparen. Der Vorteil von Intels Borgehensweise ist, auch weil die Funktionalitäten geschickt aufgeteilt sind, dass man je nach Use Case einen sehr starken Durchsatz hat. Womöglich hat man die Funktionalitäten anhand der Latenzen aufgeteilt. Operationen mit verschieden und gemischten Latenzen kann interessant für die Architektur sein. Normalerweise kann pro Zyklus eine Op auf einen Port geschedult werden. Beispiel: Zwei aufeinanderfolgende OPs gehen auf den gleichen Port, erste OP mit 4 Zyklen Latenz, zweite mit 3 Zyklen. Die OPs werden nacheinander geschedult, einen Zyklus versetzt. Die beiden OPs sollte gleichzeitig feertig werden und der WB könnte zu Konflikten führen. Das muss Clever gelöst werden.

Sind so ein paar Punkte, was alles beachtet werden muss. CPU-Architektur und Designs sind ziemlich fies, wenns hoch-performant sein soll.

€: Ahja Rechtschreibung ignorieren...bin ziemlich krank und dicken Kopf...
 
Dabei, und durch die Debatte über derartige Marketing-psycho-spielereien, gerät die eigentliche Anerkennung der Ingenieursleistung in den Hintergrund. Genauso wie die sachliche Diskussion über die Besonderheiten der Zen-Architektur selbst.
So ist es. Leider.

Ich frage mich, warum in so einem Artikel, der den GCC Patch zu Zen als Grundlage hat, um die womögliche Zen Architektur zu beschreiben, überhaupt in gefühlt jedem zweiten Satz erwähnt werden muss, wie es bei Intels Architekturen ausschaut. Was tut das zur Sache? Oder woher will der Autor wissen, was wo "aufgegriffen" wurde? Und wem soll das helfen? Damit führt man letztendlich nur die Leser in die Irre. Vor allem dann, wenn diese Behauptungen ziemlich fragwürdig erscheinen. Ich wüsste auch nicht, warum eine andere Architektur als Vergleichsbasis herangezogen werden muss. Zen ist Zen und sonst nichts. Jede Architektur ist sowieso anders und hat ihre Eigenheiten. Man kann gerne gewisse Punkte gegenüberstellen. Dann aber bitte neutral und nicht mit solchen fadenscheinigen Formulierungen wie "Zen ähnelt Haswell" oder "Zen greift Skylake Ideen auf". Wie Fred schon richtig sagte, der Vergleich mit Bulldozer und Cat wäre da eh angebrachter gewesen.

Und nein, wäre der Artikel gut gewesen, hätte ich gar nichts gesagt. Völlig unabhängig vom Autor. Der Artikel ist aber nun mal nicht sonderlich gut. Warum das so ist, habe ich zuvor ausführlicher erläutert. Dieser Kritik sollte man sich mal stellen und daraus lernen, anstatt jedes mal wie ein Kleinkind trotzig um sich zu schlagen.


Wie hier schon angedeutet, ist Zen am ehesten mit Cyclone vergleichbar. Und Cyclone hat eine IPC etwa auf IvyBridge.
Vielleicht der ursprüngliche Cyclone (A7). Den A8 würde ich schon eher mit Haswell vergleichen. Und der A9 scheint auch nochmal etwas zugelegt zu haben (~10%).

--- Update ---

Danke! So schaut ein guter, ausführlicher und neutraler Artikel aus. Trotz Vergleich mit Intel. ;) Die Differenzierung der verschiedenen FPUs finde ich auch gut. Wird leider zu oft pauschalisiert. Da sieht man auch gut, dass man sich wohl tatsächlich am ehesten an Cat orientiert hat. Nur mit doppelt so viel Bums und FMA Support.
 
@Opteron: Toller Senf. :)
Man sollte sich bei all dem Fragen, warum Intel denn weniger, jedoch gemeinsam genutzte Ports für Ganzzahl- und Fließkommaoperationen nutzt? Das Geld die Entscheidung über den Haufen zu werfen und neu zu starten, haben sie. Sie tun es aber nicht. Warum?

Vielleicht der ursprüngliche Cyclone (A7). Den A8 würde ich schon eher mit Haswell vergleichen. Und der A9 scheint auch nochmal etwas zugelegt zu haben (~10%).
Dergleichen Benchmarks interessieren mich schon länger. Wo gibt's dazu einen Artikel?
 
Danke! So schaut ein guter, ausführlicher und neutraler Artikel aus. Trotz Vergleich mit Intel. ;) Die Differenzierung der verschiedenen FPUs finde ich auch gut. Wird leider zu oft pauschalisiert. Da sieht man auch gut, dass man sich wohl tatsächlich am ehesten an Cat orientiert hat. Nur mit doppelt so viel Bums und FMA Support.
Merci, aber beim FMA-Support wie besagt aufpassen, der wird die Rechenleistung vermutlich nicht steigern. Falls das die Cat-Schaltkreise werden, bin ich echt gespannt, wie die sich schlagen würden. Der Intel-Vergleich bot sich halt an, da Skylake neu ist und das PDF gerade raus kam.

Ansonsten muss man beim Vergleich halt festlegen, was man vergleichen will: High-Level oder Low-Level. High-Level kann man schon Ähnlichkeiten ausmachen, z.B. dass AMD jetzt auch auf 4fach superskalar mit SMT - also wie Intel - umschwenkt. Erst im Detail, also low-level, zeigen sich dann halt deutliche Unterschiede.

@Opteron: Toller Senf. :)
Man sollte sich bei all dem Fragen, warum Intel denn weniger, jedoch gemeinsam genutzte Ports für Ganzzahl- und Fließkommaoperationen nutzt? Das Geld die Entscheidung über den Haufen zu werfen und neu zu starten, haben sie. Sie tun es aber nicht. Warum?

Naja, das ist die Sache mit der 256-Bit Ausführungsmöglichkeit. Das ist erstens schon seeehr nett und zweitens braucht Intel das auch, da sie in Sachen GPU-Berechnung eher hinterherhinken. Wird zwar mit jeder GPU-Generation besser, aber AMD und Nvidia legen auch jede Generation nach.

Das wird sicherlich auch ein Gedanken bei AMDs-Designentscheidung gewesen sein. Wozu brauchen sie ne superfette FPU, wenn der aktuelle Code sowieso nur 128-bittig ist, und immer mehr Superrechner (HPC) auf GPUs umsteigen? Gibt ja auch die Gerüchte um AMDs HPC-APU.

Anders gesagt: Intel versucht sich an der Quadratur des Kreises, langfristig wird es eher nicht ideal sein. Das ist in etwa eine weniger schlimmer Fall wie AMDs Bulldozer. Bulldozer war zu 100% auf HPC-/Serverworkloads ausgerichtet(*), der Endanwender hatte nix davon. Intel legt jetzt zumindest die FPU auf HPC-Server aus. Besser, aber eben auch nicht ideal. Sieht man auch, dass 512 bit nur bei den Server-Skylakes aktiviert werden.

Allerdings ist Intel Intel und deshalb können sie sich auch noch ganz andere Sachen leisten. Ihre "x86-GPU" Xeon Phi mit FMA512 gibts ja auch noch. Wenn sie die mit den aktuellen Kernen koppeln, wie es AMD mit der HPC-APU vor hat, sollte es wohl gehen. Die AVX256-Einheiten der CPU liegen dann wahrscheinlich brach, aber solange man sie gut power-gated wird es Intel verschmerzen können.

Das AMD Design könnte noch einen Vorteil haben nämlich: Hotspots verringern. So eine 256-Bit Einheit heizt ganz schön, wenn sie unter Vollast läuft. Je kleiner die Strukturen werden, desto besser wär es wohl, wenn man die Einheiten besser verteilen könnte. Falls AMDs ZEN-Kerne dann kleiner als Intels Kerne blieben und man das Ganze dann durch insgesamt mehr Kerne wieder ausgleichen könnte, also 8x128 Bit statt 4x256 Bit, hätte man am Ende eventuell nen kleinen Takt-Vorteil.

Aber das ist jetzt schon stark spekuliert, da hängt auch viel am Herstellungsprozess und erst müssen wir auch mal schauen, wie AMDs FPU heizt ;)

(*)War nach dem Kauf von ATi eigentlich auch ne schlechte Idee, da AMD ja nun auch GPUs hatte. Aber da war BD wohl schon zu lange in der Entwicklung und GPGPUs steckte noch in den Kinderschuhen. Im Nachhinein kann man sagen, dass ein 6core K10 mit SMT in 32nm wohl die besser Idee gewesen wäre .. aber tja .. Schnee von gestern. Jetzt kommt der 8core Zen mit SMT ;)
 
Zurück
Oben Unten