News Überraschung: Ryzen Threadripper ist ein teildeaktivierter Epyc

[Nero24]

In zwei Wochen soll AMDs neues High-End-Pferdchen Ryzen Threadripper erscheinen. Er wird mit 12 oder 16 Kernen samt SMT auf den Markt kommen und gegen die HEDT-Plattform von Intel mit Core i7/i9 Skylake‑X antreten müssen. Aufgrund der bisherigen Informationen ging man davon aus, dass Threadripper mit zwei Zeppelin-Dies produziert würde. Doch das ist offenbar nicht der Fall.
(…)

» Artikel lesen

 

[MacroWelle]

Wahrscheinlich sind die Stückzahlen zu gering für eine eigene Fertigungsstraße.

Und Zen-Chips macht AMD ja wirklich auf Masse, da sollten 2 zusätzliche bei ab 800 Eiern pro CPU nicht weiter stören.

 

[deoroller]

Da kriegt man einen Klumpen Gold, der zwecks niedrigerem Verkaufspreis versilbert wurde.

 

[Ritschie]

Hm,

teildeaktiviert klingt für mich immer nach Ausschuss und Resteverwertung. Gefühlt würde mir das eher nicht gefallen

Stepping B2 für TR hab ich schonmal irgendwo gelesen (weiß leider nicht mehr wo), halte ich aber für gesetzt.

Sollte TR wirklich ein teildeaktivierter Epyc sein, wäre dann nicht auch ein niedriger getakteter 32-Kerner (Sweetspot) für die Desktop TR4-Plattform möglich?

Gruß,
Ritschie

 

[sompe]

Wie ich in dem anderen Topic schon schrieb scheint er da ein ENG Sample auseinander genommen zu haben.
Ich glaube nicht dass dies zwangsläufig auf die Retail Produkte übertragbar ist.

 

[Nero24]

Wie ich in dem anderen Topic schon schrieb scheint er da ein ENG Sample auseinander genommen zu haben.

Das glaub ich nicht! Der8auer arbeitet bei Caseking, soweit ich informiert bin. Die Wahrscheinlichkeit, dass ein Händler wie Caseking frühzeitig mit Samples für den Verkauf eingedeckt wurden, ist weit höher, als dass sie Engineering Samples gekriegt haben.

 

[dev art]

Und selbst wenn, welchen Sinn sollte es machen, in einem ES was ganz anderes zusammen zu basteln als real beabsichtigt?

 

[cruger]

Das glaub ich nicht! Der8auer arbeitet bei Caseking, soweit ich informiert bin. Die Wahrscheinlichkeit, dass ein Händler wie Caseking frühzeitig mit Samples für den Verkauf eingedeckt wurden, ist weit höher, als dass sie Engineering Samples gekriegt haben.

gute frage ... im video sagt er ja, dass er die cpu bereits vor über 2 monaten geköpft hat. würde imho eher für ein engineering sample sprechen. kann man aber auch in seinem youtube-channel mal nachfragen.

 

[bschicht86]

Fertigungsstraße? Ich denke 2 DIE's weniger aufzukleben ist weniger aufwendig als mancher denkt. Da würde es reichen, hier und da ein Bit in der Steuerung zu setzten und fertig.

Ich spekulier da anders: AMD hat nur eine Fertigungsstraße für EPYC. Sollte sich herausstellen, das ein DIE kompett platt ist, wirds eben ein Threadripper.

Kennt wer zufällig das Pinout von dem Sockel? Wenn ich mit meiner Vermutung richtig liege und die 2 Pin-Einheiten an der CPU sind nur gespiegelt, dann müsste es durchaus möglich sein, dass man die CPU problemlos im Sockel drehen kann.

Wird dann wegen eines defekten DIE kein EPYC mehr, muss man ihn nicht wegwerfen, sondern stanzt die Sockelarretierungen so, dass daraus ein Threadripper wird und so gelegen ist, dass die 2 funktionierenden DIE's auf den verdrahteten Teil von TR4 liegen.

Wenn dem wirklich so ist, dann hat AMD das gut durchdacht und hat noch mehr von der Marge.

 

[LoRDxRaVeN]

Aufgrund der bisherigen Informationen ging man als Marktbeobachter davon aus, dass Threadripper mit zwei Zeppelin-Dies produziert würde.

Aufgrund welcher Informationen ist man von zwei Dies ausgegangen? Da ja man wusste, dass das Package quasi das selbe wie bei Epyc ist, habe ich eine Teildeaktivierung immer für sehr realistische Option gehalten. 50-50 sozusagen...

 

[Peet007]

War immer schon so das die Chips die für den Server Markt nicht taugen in den Conusmer Markt gehen. AMD kann dann nach belieben oder Ausbeute mehr Kerne für TR drauflegen.

Macht doch intel nicht anders.

 

[Nero24]

gute frage ... im video sagt er ja, dass er die cpu bereits vor über 2 monaten geköpft hat. würde imho eher für ein engineering sample sprechen.

Ah, das hatte ich überhört Ja, dann ist ein ES wohl doch wahrscheinlicher, denn ich kann mir nicht vorstellen, dass Caseking finale Samples 2 Monate vor dem Launch gekriegt hat. Das, und sompes Bildchen...

 

[MagicEye04]

Fertigungsstraße? Ich denke 2 DIE's weniger aufzukleben ist weniger aufwendig als mancher denkt. Da würde es reichen, hier und da ein Bit in der Steuerung zu setzten und fertig.

Das denk ich auch. Da werden einfach 2 Plätze nicht bestückt und gut ist. Das lässt sich mit einem anderen Script ganz schnell umstellen.

Ich spekulier da anders: AMD hat nur eine Fertigungsstraße für EPYC. Sollte sich herausstellen, das ein DIE kompett platt ist, wirds eben ein Threadripper.

Die dies werden ja vorher getestet. Zumindest zu meiner Zeit waren im "Keller" bei GloFo ganze Armeen von Wafertestern, die reichlich Testprogramme abgespult haben.
Dass die dies beim Auflöten sterben oder schlecht gelötet sind, dürfte (hoffentlich) eher selten vorkommen.
Da es der gleiche Sockel ist, kann man das logischerweise auch in der gleichen Fertigungsstraße erledigen. Selbst wenn da extra noch kleine SMD-Bauteile aufgelöetet werden, die dann den Typ etc. festlegen.

Wenn es wirklich immer 4 dies sind, dann hat AMD einfach noch zu viele teildefekte Chips, die irgendwie verwertet werden müssen.
Ich denke nicht, dass da ohne Not funktionierende Chips kastriert oder gar völlig nutzlos aufgelötet werden, nur damit der Deckel ist schief wird o.ä.

 

[Nero24]

Aufgrund welcher Informationen ist man von zwei Dies ausgegangen?

Ich würde sagen aufgrund der Logik! Ryzen 5 und Ryzen 3 sind ja auch teildeaktiviert, aber dort sind nur einzelne Kerne innerhalb des Dies deaktiviert. Den Rest im Die wie PCIe-Controller, Memory-Controller, SoC, etc. braucht man ja im Ryzen 3 wie im Ryzen 7. Aber was zum Henker macht es für einen Sinn, vier Dies auf das Package zu löten, und dann zwei davon stillzulegen, also nicht Teile davon, sondern zwei KOMPLETTE Dies? Warum lassen sie sie dann nicht gleich weg? Könnten sie zwei Ryzens damit bestücken Damit sich der Heatspreader nicht verbiegt?

 

[Atombossler]

War immer schon so das die Chips die für den Server Markt nicht taugen in den Conusmer Markt gehen. AMD kann dann nach belieben oder Ausbeute mehr Kerne für TR drauflegen.

Macht doch intel nicht anders.

Vor allem, man stelle sich vor, intel presst mit Mühe den 18 Kerner im Oktober raus und AMD sagt dann : "Na gut, aber das hier ist doch der wahre King" ... und launched einen ThreadRipper 1990X (32/64).

Hab grad adhoc so ein breites Grinsen im Gesicht bei der Idee.

Das hätte echt was.

 

[sompe]

@ Nero24.
Ich war da noch auf Einkaufsrunde als dein Artikel kam, da war ich etwas zu langsam.

Ich gehe einfach mal von einem Test Sample aus und dafür reicht auch ein Epyc Ableger der entsprechend beschnitten wurde.
Wirklich interessant wird es aber erst bei den frei verkäuflichen Modellen.
Hat nicht mal er einen entsprechend leistungsfähigen X-Ray zur Hand der durch den Deckel kommt?

--- Update ---

Zum Thema 2 DIE auf dem 4er Träger, ich denke eher das es idR. wegen der mechanischen Symetrie ein 2er Träger ist weil er einfach anders belastbar ist.
Nimm 2 DIE an einer Seite weg und die innere Kante der anderen wird beim draufgeschnallten Kühler womöglich überlastet.
Ich gehe davon aus das idR. ein 2er Träger verwendet wird bei dem die 2 DIE wegen der mechanischen Belastung mittig sitzen. Vielleicht halten sie sich auch noch das Hintertürchen der Resteverwertung vom EPYC Ausschuss offen aber ich glaube kaum das beim Aufbau genug mit Ausfällen bei den nicht genutzten DIE rum kommt um den Bedarf zu decken. Zudem dürften die 2er Träger billiger als die 4er Träger ausfallen weil sie einfach weniger komplex sein müssen.

 

[MagicEye04]

Ich würde 2 dies diagonal auflöten. Also einen links oben und einen rechts unten.

 

[sompe]

Das ist zwar stabiler weil eine Seite nicht mehr ohne weiteres abkippen kann aber bei dem Anpressdruck des Kühlers dennoch recht instabil denn die Seiten ohne DIE drückt es dennoch leichter runter und der Deckel könnte sich verbiegen. Man könnte sie zwar mit toten DIE bzw. Dummys bestücken um die Symetrie wieder herzustellen aber die Kosten bleiben.

 

[MagicEye04]

Wenn ich mich noch an den Barton erinnere, wo ein winziger die in der Mitte saß und völlig ohne Hitzeblech mit den Kühlern kämpfen musste - da haben sich die Kühler doch auch nicht verbogen.
Und für so labberig halte ich das Hitzeblech auch nicht.
Mal abgesehen davon gibts ja leider kaum noch Kühler, die man so fest anziehen kann, wie man will. Ich hatte in letzter Zeit nur noch welche, die jeweils einen Anschlag hatten, dann gingen die Schrauben einfach nicht mehr weiter.
Tote dies sollten ja nix kosten.

 

[sompe]

Du meinst den Chip wo die Kühler Böden noch deutlich dicker, der mittig saß und wo dennoch relativ gern Ecken vom Chip wegen verkanteten Kühlern absplitterten und den Prozessor damit unbrauchbar machten?

 

[Opteron]

Aber was zum Henker macht es für einen Sinn, vier Dies auf das Package zu löten, und dann zwei davon stillzulegen, also nicht Teile davon, sondern zwei KOMPLETTE Dies? Warum lassen sie sie dann nicht gleich weg?

Wer sagt denn, dass 2 Dies komplett deaktiviert sind? Ich geh eher davon aus, dass das teildefekte Dies sind - jeweils mit einem deaktivierten Cluster samt L3. 4 x 4=16 Die Teile landen entweder in nem R3/R5 zu ~100 - 200 Euro oder vier davon in einem TR für 800-1000 Euro. Letzteres ist das bessere Geschäft

Jedes Die bekommt dann je nur einen DDR4-Kanal - aber das reicht ja auch für nur einen Quad-Cluster.

Der Grund ist auch klar: Die Yields sind im Moment eben genau nicht hoch, sondern eher niedrig, was auch plausibel ist.

Threadripper ist somit sozusagen high-end Resteverwertung

Intel wird sich in den Allerwertesten beißen, dass sie so etwas nicht machen können ^^

P.S: Interessant wirds dann beim 12-Core-Modell. Das könnten 3 Dies werden, wobei ein Die Dual-Channel bekommt. Oder ein komplett funktionsfähiges Die plus ein halbes, also nur 2, aber das wäre dann eigentlich die teurere Lösung... Naja, wird man vermutlich anpassen, wenn die Yields passen.

P.P.S: Für Kühlung und OC ist das ganze natürlich auch vorteilhaft ... so gesehen kein schlechtes Paket.

 

[Peet007]

Kommt auch darauf an "wie" man den Die schon in der Planung angelegt hat. Wenn sie von Haus aus schon auf Epic ausgelegt sind wird man schon dementsprechende Schaltungen haben so das es kein Problem darstellt einelne Kerne stillzulegen.

Intel mant momentan nichts anderes als mit einer Zwischenplatine die Dies die da sind auf den neuen Sockel umzuverdrahten.

 

[Pinnacle Ridge]

Der Grund ist auch klar: Die Yields sind im Moment eben genau nicht hoch, sondern eher niedrig, was auch plausibel ist.

Bis jetzt wurde auf anderen Seiten und auch hier immer genau das Gegenteil behauptet.

 

[MagicEye04]

Du meinst den Chip wo die Kühler Böden noch deutlich dicker, der mittig saß und wo dennoch relativ gern Ecken vom Chip wegen verkanteten Kühlern absplitterten und den Prozessor damit unbrauchbar machten?

Ja, das soll bei billigen Kühlern ohne Verschraubung wohl passiert sein. Ich glaub, mit dem Arctic Schrotting Copper Silent hab ich das auch mal geschafft.
Der BigTyphoon, der jetzt auf meinem FX sitzt, hat damals aber keine Schäden auf dem AthlonXP hinterlassen. Draufstellen, gleichmäßig anziehen, fertig - nix verkantet.

 

[Complicated]

Bis jetzt wurde auf anderen Seiten und auch hier immer genau das Gegenteil behauptet.

Naja auf genau diese Weise hat man hohe Yields. 90% landen in einem Produkt.
Und sobald die nächste Iteration in 7nm als Starship 12 Core Die kommt in 2018 ist der 14nm Prozess so weit gereift, dass man noch bis 32 Cores auf der HEDT Plattform nach legen kann. Intel ist in einer richtigen Zwickmühle gelandet mit seinen max 18 Core im Desktop. AMD kann es sich in aller Ruhe anschauen und nach Bedarf kostengünstig reagieren.

Ich will wieder freischaltbare Kerne im BIOS