Zen mit L0-Cache und µOp-Puffer

Von aus­nahms­wei­se belast­ba­ren Infor­ma­tio­nen zu Zen weiß Mat­thi­as Wald­hau­er auf sei­nem Blog zu berich­ten. Mit­te Febru­ar tauch­ten wie­der eini­ge neue Code­seg­men­te von AMD-Pro­gram­mie­rern in Open-Sourcen-Pro­jek­ten auf.

Dem­nach gibt es bei Zen sowohl einen µOp-Cache (L0-Cache) als auch einen µOp-Puf­fer. Letz­te­rer ist ein eher klei­ner Befehl­spuf­fer, der die Aus­füh­rung von Schlei­fen beschleu­nigt, ers­te­rer ver­mut­lich wie bei Intel ein klei­ner Cache zum Zwi­schen­spei­chern von ca. 1000 deko­dier­ten Befeh­len. In ers­ter Linie ist dies eine Ener­gie­spar­maß­nah­me, schließ­lich ist die Deko­die­rung des immer glei­chen Befehls nicht gra­tis. Aller­dings pro­fi­tiert auch die Kern­leis­tung davon, da die maxi­ma­le Befehls­an­zahl, die der Cache pro Takt an die Aus­füh­rungs­ein­hei­ten lie­fert, grö­ßer ist als die maxi­ma­le Anzahl, die der Deco­der bereit­stel­len kann.

Erst bei Sky­lake ver­brei­ter­te Intel die­ses Inter­face. Kern­fe­ti­schis­ten kön­nen jetzt die wahr­schein­li­che Brei­te und die Anbin­dung an ALUs und FPU dis­ku­tie­ren, nor­ma­le AMD-Fans müs­sen dar­auf hof­fen, dass kei­ne Bugs auf­tre­ten und die Tech­ni­ken ähn­lich gut wie bei Intel ihren Dienst ver­rich­ten wer­den.

Quel­le: The New Cita­via Blog: New AMD Zen core details emer­ged