{"id":49020,"date":"2019-07-29T19:16:12","date_gmt":"2019-07-29T17:16:12","guid":{"rendered":"https:\/\/www.planet3dnow.de\/cms\/?p=49020"},"modified":"2019-07-30T23:04:13","modified_gmt":"2019-07-30T21:04:13","slug":"tsmc-uebersicht-ueber-die-fertigungsprozesse-bis-3-nm","status":"publish","type":"post","link":"https:\/\/www.planet3dnow.de\/cms\/49020-tsmc-uebersicht-ueber-die-fertigungsprozesse-bis-3-nm\/","title":{"rendered":"TSMC-<\/span> \u00dcbersicht \u00fcber die Fertigungsprozesse bis 3 nm"},"content":{"rendered":"

David Schor von Wiki\u00adChip<\/a> hat in einem Arti\u00adkel<\/a> Infor\u00adma\u00adtio\u00adnen von TSMC<\/span> aus einem Pres\u00adse\u00adbrie\u00adfing und einem Vor\u00adtrag von der SEMICON<\/span> West 2019, auf der auch AMD<\/span> eine Pr\u00e4\u00adsen\u00adta\u00adti\u00adon gehal\u00adten hat\u00adte<\/a>, zusam\u00admen\u00adge\u00adfasst. Dar\u00adin ent\u00adhal\u00adten sind Anga\u00adben zu den Fer\u00adti\u00adgungs\u00adpro\u00adzes\u00adsen bei TSMC<\/span> bis zur 3\u2011nm-Fer\u00adti\u00adgung, die aktu\u00adell f\u00fcr irgend\u00adwann im Jahr 2022 geplant ist.<\/p>\n

<\/a>
Fer\u00adti\u00adgungs\u00adpro\u00adzes\u00adse von 1987 bis 2019 (Quel\u00adle: TSMC<\/span>)<\/figcaption><\/figure>\n

Die Infor\u00adma\u00adtio\u00adnen haben wir in der nach\u00adfol\u00adgen\u00adden Tabel\u00adle zusam\u00admen\u00adge\u00adfasst und um eini\u00adge Details erg\u00e4nzt. Klar wird anhand der Daten unter ande\u00adrem, war\u00adum es sich f\u00fcr AMD<\/span> gelohnt hat, die Zen-2-Pro\u00adzes\u00adso\u00adren mit stark ver\u00adgr\u00f6\u00ad\u00dfer\u00adtem Cache aus\u00adzu\u00adstat\u00adten. In die\u00adsem Bereich hat TSMC<\/span> n\u00e4m\u00adlich extrem auf\u00adge\u00adholt und kann SRAM-Bit\u00adzel\u00adlen auf einer Fl\u00e4\u00adche von 0,027 \u00b5m\u00b2 ver\u00adwirk\u00adli\u00adchen. Im Ver\u00adgleich dazu liegt sogar Intel mit einem Bedarf von 0,0312 \u00b5m\u00b2 beim eige\u00adnen 10-nm-Pro\u00adzess zur\u00fcck, bei dem man etwa 16 Pro\u00adzent mehr Fl\u00e4\u00adche ben\u00f6tigt.<\/p>\n\n\n\n\n\n\n\n\n\n\n\n
Pro\u00adzess<\/td>\nBezeich\u00adnung<\/td>\nTech\u00adnik<\/td>\nGate-Pitch<\/td>\nRisi\u00adko-\/Mas\u00adsen\u00adpro\u00adduk\u00adti\u00adon<\/td>\nVer\u00adbes\u00adse\u00adrun\u00adgen<\/td>\nSons\u00adti\u00adges<\/td>\n<\/tr>\n
16 nm<\/td>\nN16<\/span><\/td>\n\n
    \n
  • Fin\u00adFET<\/li>\n
  • Wolf\u00adram-Kon\u00adtak\u00adte<\/li>\n<\/ul>\n<\/td>\n
90 nm<\/td>\nNovem\u00adber 2013\/2014<\/td>\n\n
    \n
  • SRAM-Bit\u00adzel\u00adle 0,07 \u00b5m\u00b2<\/li>\n<\/ul>\n<\/td>\n
 <\/td>\n<\/tr>\n
7 nm<\/td>\nN7<\/span><\/td>\n\n
    \n
  • 4. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • 5. Gene\u00adra\u00adti\u00adon high\u2011K metal gate<\/li>\n
  • Kobalt-Kon\u00adtak\u00adte<\/li>\n
  • Low-Power- und High-Performance-Prozess<\/li>\n<\/ul>\n<\/td>\n
57 nm (LP<\/span>)\n

64 nm (HP<\/span>)<\/p><\/td>\n

April 2017\/April 2018<\/td>\n\n
    \n
  • bis + 40 % Per\u00adfo\u00admance zu N16<\/span><\/li>\n
  • bis \u2014 65 % Ener\u00adgie\u00adbe\u00addarf zu N16<\/span><\/li>\n
  • SRAM-Bit\u00adzel\u00adle 0,027 \u00b5m\u00b2\/0,0312 \u00b5m\u00b2 bei Intels 10 nm<\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • gerin\u00adge Defekt\u00addich\u00adte im Ver\u00adgleich zu fr\u00fc\u00adhe\u00adren Prozessen<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
7 nm<\/td>\nN7P<\/span><\/td>\n\n
    \n
  • 4. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • Ver\u00adbes\u00adse\u00adrun\u00adgen bei FEOL<\/span> und MOL<\/span><\/li>\n<\/ul>\n<\/td>\n
 <\/td>\nQ3<\/span> (?) 2019<\/td>\n\n
    \n
  • + 7 % Per\u00adfor\u00admance oder bis zu \u2014 10 % Energiebedarf<\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • voll kom\u00adpa\u00adti\u00adbel zu N7<\/span><\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
7 nm<\/td>\nN7<\/span>+<\/td>\n\n
    \n
  • 4. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • bis zu 4 Lay\u00ader mit EUV<\/span><\/li>\n<\/ul>\n<\/td>\n
 <\/td>\nQ4<\/span> 2018\/Q2<\/span> 2019<\/td>\n\n
    \n
  • + 10 % Per\u00adfor\u00admance oder bis zu \u2014 15 % Energiebedarf<\/li>\n
  • 1,2\u2011fache Dich\u00adte<\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • neue Mas\u00adken wegen EUV<\/span><\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
7 nm<\/td>\nN6<\/span><\/td>\n\n
    \n
  • 4. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • mehr EUV-Lay\u00ader<\/li>\n
  • M0<\/span> Rou\u00adting<\/li>\n<\/ul>\n<\/td>\n
57 nm<\/td>\nAnfang 2020\/Ende 2020<\/td>\n\n
    \n
  • 18 % weni\u00adger Fl\u00e4\u00adche als N7<\/span> (Logik)<\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • kom\u00adpa\u00adti\u00adbel zu N7<\/span><\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
5 nm<\/td>\nN5<\/span><\/td>\n\n
    \n
  • 5. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • Low-Power und HP-Prozess<\/li>\n
  • mehr EUV-Lay\u00ader<\/li>\n<\/ul>\n<\/td>\n
48 nm<\/td>\nM\u00e4rz 2019\/1. H\u00e4lf\u00adte 2020<\/td>\n\n
    \n
  • + 15 % Per\u00adfor\u00admance zu N7<\/span> oder bis zu \u2014 30 % Energiebedarf<\/li>\n
  • HPC<\/span> als Opti\u00adon bis zu + 25 % Performance<\/li>\n
  • 1,8\u2011fache Dich\u00adte von N7<\/span> (Logik)<\/li>\n
  • 1,3\u2011fache Dich\u00adte von N7<\/span> (SRAM<\/span>)<\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • schnel\u00adle\u00adrer Ramp als N7<\/span> auf den Umsatz bezogen<\/li>\n
  • gerin\u00adge Defekt\u00addich\u00adten wie bei N7<\/span><\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
5 nm<\/td>\nN5P<\/span><\/td>\n\n
    \n
  • 5. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • Ver\u00adbes\u00adse\u00adrun\u00adgen bei FEOL<\/span> und MOL<\/span><\/li>\n<\/ul>\n<\/td>\n
 <\/td>\nEnde 2020, Anfang 2021<\/td>\n\n
    \n
  • + 7 % Per\u00adfor\u00admance oder bis zu \u2014 15 % Ener\u00adgie\u00adbe\u00addarf zu N5<\/span><\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • voll kom\u00adpa\u00adti\u00adbel zu N5<\/span><\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
3 nm<\/td>\nN3<\/span><\/td>\n\n
    \n
  • 6. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • let\u00adzer Node mit Fin\u00adFET, danach GAA<\/span><\/li>\n<\/ul>\n<\/td>\n
 <\/td>\n2022<\/td>\n <\/td>\n <\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

Inter\u00ades\u00adsant sind aller\u00addings auch Impli\u00adka\u00adtio\u00adnen f\u00fcr AMD<\/span> in der Hin\u00adsicht, dass TSMC<\/span> ver\u00adschie\u00adde\u00adne Ite\u00adra\u00adtio\u00adnen des 7\u2011nm-Pro\u00adzes\u00adses ein\u00adsetzt, die unter\u00adschied\u00adli\u00adche Vor\u00adtei\u00adle in Bezug auf Per\u00adfor\u00admance, Ener\u00adgie\u00adbe\u00addarf oder Chip\u00adfl\u00e4\u00adche bieten.<\/p>\n

So k\u00f6nn\u00adte AMD<\/span> theo\u00adre\u00adtisch die momen\u00adtan im N7-Pro\u00adzess gefer\u00adtig\u00adten \u201cZen 2\u201d-Chiplets noch auf den N7P-Pro\u00adzess umstel\u00adlen \u2014 der im lau\u00adfen\u00adden drit\u00adten Quar\u00adtal 2019 die Mas\u00adsen\u00adfer\u00adti\u00adgung errei\u00adchen soll -, um ent\u00adwe\u00adder einen Per\u00adfor\u00admance\u00advor\u00adteil von sie\u00adben Pro\u00adzent oder einen um zehn Pro\u00adzent ver\u00adrin\u00adger\u00adten Ener\u00adgie\u00adbe\u00addarf mitzunehmen.<\/p>\n

\"0011\"<\/p>\n

W\u00e4h\u00adrend Zen 3 dann im n\u00e4chs\u00adten Jahr auf dem N7<\/span>+-Prozess basie\u00adren d\u00fcrf\u00adte, k\u00f6nn\u00adte Zen 4 \u2014 der wohl nicht vor Ende 2021 zu erwar\u00adten ist \u2014 mit Hil\u00adfe von N5<\/span> oder sogar schon N5P<\/span> gefer\u00adtigt werden.<\/p>\n

zus\u00e4tz\u00adli\u00adche Quellen:<\/strong><\/p>\n