{"id":52132,"date":"2019-11-04T19:51:49","date_gmt":"2019-11-04T18:51:49","guid":{"rendered":"https:\/\/www.planet3dnow.de\/cms\/?p=52132"},"modified":"2019-11-09T16:22:27","modified_gmt":"2019-11-09T15:22:27","slug":"tsmc-5-nm-von-anfang-an-auf-hpc-optimiert-chance-fuer-amds-zen-3","status":"publish","type":"post","link":"https:\/\/www.planet3dnow.de\/cms\/52132-tsmc-5-nm-von-anfang-an-auf-hpc-optimiert-chance-fuer-amds-zen-3\/","title":{"rendered":"TSMC<\/span>: 5 nm von Anfang an auf HPC<\/span> optimiert \u2014 Chance f\u00fcr AMDs Zen 3?"},"content":{"rendered":"

Von David Schor (Wiki\u00adChip) kommt ein inter\u00ades\u00adsan\u00adtes Update zu TSMCs 5\u2011nm-Fer\u00adti\u00adgung<\/a>. Die\u00adse soll noch schnel\u00adler hoch\u00adge\u00adfah\u00adren wer\u00adden als die aktu\u00adel\u00adle 7\u2011nm-Fer\u00adti\u00adgung und von Anfang an auf HPC<\/span> opti\u00admiert sein, also auch auf die Fer\u00adti\u00adgung von High Per\u00adfor\u00admance Com\u00adpu\u00adter\u00adchips und nicht nur f\u00fcr mobi\u00adle SoCs wie App\u00adles Axx Bio\u00adnic. Da die Mas\u00adsen\u00adfer\u00adti\u00adgung bereits im ers\u00adten Quar\u00adtal 2020 star\u00adten soll, kann des\u00adhalb spe\u00adku\u00adliert wer\u00adden, ob AMD<\/span> wei\u00adter wie urspr\u00fcng\u00adlich geplant f\u00fcr alle Pro\u00adzes\u00adso\u00adren der \u201cZen 3\u201d- Archi\u00adtek\u00adtur auf 7\u2011nm+ set\u00adzen wird oder even\u00adtu\u00adell sogar direkt zu 5\u2011nm wechselt.<\/p>\n

TSMC<\/span> 5 nm \u2014 schnellerer Ramp und direkt f\u00fcr HPC<\/span><\/strong><\/h3>\n

Bei TSMC<\/span> lau\u00adfen momen\u00adtan vie\u00adle ver\u00adschie\u00adde\u00adne Fer\u00adti\u00adgungs\u00adpro\u00adzes\u00adse zeit\u00adgleich, dabei unter\u00adschei\u00addet man zus\u00e4tz\u00adlich in Risi\u00adko- und Mas\u00adsen\u00adpro\u00adduk\u00adti\u00adon. Ers\u00adte\u00adre fin\u00addet statt, wenn ein Pro\u00adzess sehr neu ist, sich aber die Aus\u00adbeu\u00adte bereits f\u00fcr ers\u00adte fina\u00adle Pro\u00adduk\u00adte rech\u00adnet. Die 5\u2011nm-Mas\u00adsen\u00adpro\u00adduk\u00adti\u00adon soll dabei laut TSMC<\/span> im ers\u00adten Quar\u00adtal des kom\u00admen\u00adden Jah\u00adres star\u00adten, nach\u00addem die Risi\u00adko\u00adpro\u00adduk\u00adti\u00adon bereits im M\u00e4rz 2019 begann.<\/p>\n

Die Fer\u00adti\u00adgung soll dabei von Anfang nicht nur auf Pro\u00adduk\u00adte im Low-Power-Per\u00adfor\u00admance-Bereich (LP<\/span>) \u2014 klas\u00adsi\u00adsches Bei\u00adspiel daf\u00fcr sind Elek\u00adtro\u00adnik\u00adchips f\u00fcr Mobil\u00adte\u00adle\u00adfo\u00adne \u2014 son\u00addern auch f\u00fcr den HPC-Bereich opti\u00admiert sein. <\/p>\n

Bei 7\u2011nm war man zum Bei\u00adspiel bereits im April 2018 mit der Mas\u00adsen\u00adfer\u00adti\u00adgung f\u00fcr LP<\/span>, w\u00e4h\u00adrend man erst Ende des ers\u00adten Quar\u00adtals oder Anfang des zwei\u00adten Quar\u00adtals 2019 mit der HPC-Fer\u00adti\u00adgung f\u00fcr AMDs Zen 2 Pro\u00adzes\u00adso\u00adren begann. Da AMD<\/span> mitt\u00adler\u00adwei\u00adle immer wich\u00adti\u00adger f\u00fcr TSMC<\/span> wird und man dort auch auf Epyc Pro\u00adzes\u00adso\u00adren in den eige\u00adnen Rechen\u00adzen\u00adtren setzt, kann man an die\u00adser Stel\u00adle spe\u00adku\u00adlie\u00adren, f\u00fcr wel\u00adche Pro\u00adduk\u00adte von AMD<\/span> die 5\u2011nm-Fer\u00adti\u00adgung in Fra\u00adge kommt. <\/p>\n

\"Rome_in_Rome_21\"<\/p>\n

 <\/p>\n

Zen 3 bereits in 5 nm?<\/strong><\/h3>\n

Alle Road\u00admaps von AMD<\/span> sehen Zen 3 bei maxi\u00admal 7\u2011nm+, aller\u00addings hat AMD<\/span> bereits bei Zen+ die Fer\u00adti\u00adgung, die urspr\u00fcng\u00adlich auch noch in 14 nm geplant war auf 12 nm ge\u00e4n\u00addert. Aus\u00adsa\u00adgen von CEO<\/span> Lisa Su aus dem Con\u00adfe\u00adrence Call zu den Zah\u00adlen des drit\u00adten Quar\u00adtals schei\u00adnen aber nahe zu legen, dass man bei 5 nm eher eine kon\u00adser\u00adva\u00adti\u00adve Her\u00adan\u00adge\u00adhens\u00adwei\u00adse w\u00e4hlt und fr\u00fc\u00adhes\u00adtens mit Zen 4 auf die 5\u2011nm-Fer\u00adti\u00adgung wech\u00adselt, die zu dem wahr\u00adschein\u00adli\u00adchen Start Ende 2021 dann bereits \u00fcber ein Jahr in der Mas\u00adsen\u00adfer\u00adti\u00adgung sein soll\u00adte und somit von Beginn an sehr hohe Yields (Aus\u00adbeu\u00adte an funk\u00adti\u00adons\u00adf\u00e4\u00adhi\u00adgen Chips auf einem Wafer) bie\u00adten d\u00fcrfte.<\/p>\n

Lisa Su: \u201cSo Timo\u00adthy, the way I would ans\u00adwer that ques\u00adti\u00adon is, look, we made a set of choices, and the set of choices include pro\u00adcess tech\u00adno\u00adlo\u00adgy, they include archi\u00adtec\u00adtu\u00adre, our chip\u00adlet archi\u00adtec\u00adtu\u00adre. They include sort of our over\u00adall sys\u00adtem archi\u00adtec\u00adtu\u00adre. And I think we\u2019\u00adve made a set of good choices. Going for\u00adward, we are not rely\u00ading on pro\u00adcess tech\u00adno\u00adlo\u00adgy as the main dri\u00adver. We think pro\u00adcess tech\u00adno\u00adlo\u00adgy is neces\u00adsa\u00adry. It\u2019s neces\u00adsa\u00adry to be sort of at the lea\u00adding edge of pro\u00adcess tech\u00adno\u00adlo\u00adgy. And so today, 7\u2011nanometer is our gre\u00adat node, and we\u2019\u00adre get\u00adting a lot of bene\u00adfit from it. We will tran\u00adsi\u00adti\u00adon to the 5\u2011nanometer node at the appro\u00adpria\u00adte time and get gre\u00adat bene\u00adfit from that as well. But we\u2019\u00adre doing a lot in archi\u00adtec\u00adtu\u00adre. And I would say that the archi\u00adtec\u00adtu\u00adre is whe\u00adre we belie\u00adve the hig\u00adhest levera\u00adge is for our pro\u00adduct port\u00adfo\u00adlio going forward.\u201d<\/p>\n

Q3<\/span> Ear\u00adnings Call AMD<\/span><\/a><\/p><\/blockquote>\n

Ob die 5\u2011nm-Fer\u00adti\u00adgung f\u00fcr ande\u00adre Pro\u00adduk\u00adte bereits in 2020 ein\u00adge\u00adsetzt wird ist momen\u00adtan aller\u00addings noch unklar. Even\u00adtu\u00adell bie\u00adten sich aber gera\u00adde auf der GPU-Sei\u00adte im Hig\u00adhend-Desk\u00adtop oder bei den Rade\u00adon Instinct Kar\u00adten f\u00fcr den HPC-Bereich ers\u00adte Ein\u00adsatz\u00adm\u00f6g\u00adlich\u00adkei\u00adten, da im Ver\u00adgleich zum ers\u00adten 7\u2011nm-Pro\u00adzess zwi\u00adschen 15 und 25 Per\u00adfor\u00adman\u00adce\u00adge\u00adwinn oder eine um 30 Pro\u00adzent redu\u00adzier\u00adter Ener\u00adgie\u00adbe\u00addarf im Raum stehen.<\/p>\n

 <\/p>\n

\u00dcbersicht Fertigungsprozesse TSMC<\/span><\/strong><\/h3>\n

Die bekann\u00adten Infor\u00adma\u00adtio\u00adnen zu den Fer\u00adti\u00adgungs\u00adpro\u00adzes\u00adsen, die haupt\u00ads\u00e4ch\u00adlich David Schor von Wiki\u00adChip<\/a> in einem Arti\u00adkel<\/a> gelie\u00adfert hat, haben wir in der nach\u00adfol\u00adgen\u00adden Tabel\u00adle zusam\u00admen\u00adge\u00adfasst und um eini\u00adge Details erg\u00e4nzt, sowie die neu\u00aden Infor\u00adma\u00adtio\u00adnen hinzugef\u00fcgt. <\/p>\n

 <\/p>\n\n\n\n\n\n\n\n\n\n\n\n\n
Pro\u00adzess<\/th>\nBezeich\u00adnung<\/th>\nTech\u00adnik<\/th>\nGate-Pitch<\/th>\nRisi\u00adko-\/Mas\u00adsen\u00adpro\u00adduk\u00adti\u00adon<\/th>\nVer\u00adbes\u00adse\u00adrun\u00adgen<\/th>\nSons\u00adti\u00adges<\/th>\n<\/tr>\n<\/thead>\n
16 nm<\/td>\nN16<\/span><\/td>\n\n
    \n
  • Fin\u00adFET<\/li>\n
  • Wolf\u00adram-Kon\u00adtak\u00adte<\/li>\n<\/ul>\n<\/td>\n
90 nm<\/td>\nNovem\u00adber 2013\/2014<\/td>\n\n
    \n
  • SRAM-Bit\u00adzel\u00adle 0,07 \u00b5m\u00b2<\/li>\n<\/ul>\n<\/td>\n
 <\/td>\n<\/tr>\n
7 nm<\/td>\nN7<\/span> (1st Gen)<\/td>\n\n
    \n
  • 4. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • 5. Gene\u00adra\u00adti\u00adon high\u2011K metal gate<\/li>\n
  • Kobalt-Kon\u00adtak\u00adte<\/li>\n
  • Low-Power- und High-Performance-Prozess<\/li>\n<\/ul>\n<\/td>\n
57 nm (LP<\/span>)\n

64 nm (HP<\/span>)<\/p><\/td>\n

April 2017\/April 2018<\/td>\n\n
    \n
  • bis + 30 % Per\u00adfo\u00admance zu N16<\/span><\/li>\n
  • bis \u2014 55 % Ener\u00adgie\u00adbe\u00addarf zu N16<\/span><\/li>\n
  • 3,3\u2011fache Dich\u00adte bei Logik<\/li>\n
  • SRAM-Bit\u00adzel\u00adle 0,027 \u00b5m\u00b2\/0,0312 \u00b5m\u00b2 bei Intels 10 nm<\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • gerin\u00adge Defekt\u00addich\u00adte im Ver\u00adgleich zu fr\u00fc\u00adhe\u00adren Prozessen<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
7 nm<\/td>\nN7<\/span> (2nd Gen) \/ N7P<\/span><\/td>\n\n
    \n
  • 4. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • Metal Gate Optimierung<\/li>\n
  • FEOL<\/span> Cap Reduzierung<\/li>\n
  • MOL<\/span> R Reduziering<\/li>\n<\/ul>\n<\/td>\n
 <\/td>\n?\/ Mai 2019?<\/td>\n\n
    \n
  • + 7 % Per\u00adfor\u00admance oder bis zu \u2014 10 % Energiebedarf<\/li>\n
  • > +5% Performance<\/li>\n
  • Dri\u00adve Vol\u00adta\u00adge \u2014 50 mV<\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • voll kom\u00adpa\u00adti\u00adbel zu N7<\/span><\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
7 nm<\/td>\nN7<\/span>+<\/td>\n\n
    \n
  • 4. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • bis zu 4 Lay\u00ader mit EUV<\/span><\/li>\n<\/ul>\n<\/td>\n
 <\/td>\nQ4<\/span> 2018\/Q2<\/span> 2019<\/td>\n\n
    \n
  • + 10 % Per\u00adfor\u00admance oder bis zu \u2014 15 % Energiebedarf<\/li>\n
  • 1,2\u2011fache Dich\u00adte<\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • neue Mas\u00adken wegen EUV<\/span><\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
7 nm<\/td>\nN6<\/span><\/td>\n\n
    \n
  • 4. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • mehr EUV-Lay\u00ader<\/li>\n
  • M0<\/span> Rou\u00adting<\/li>\n<\/ul>\n<\/td>\n
57 nm<\/td>\nQ1<\/span> 2020\/Ende 2020<\/td>\n\n
    \n
  • 18 % weni\u00adger Fl\u00e4\u00adche als N7<\/span> (Logik)<\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • kom\u00adpa\u00adti\u00adbel zu N7<\/span><\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
5 nm<\/td>\nN5<\/span><\/td>\n\n
    \n
  • 5. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • Low-Power und HP-Prozess<\/li>\n
  • mehr EUV-Lay\u00ader<\/li>\n<\/ul>\n<\/td>\n
48 nm<\/td>\nM\u00e4rz 2019\/Q1<\/span> 2020<\/td>\n\n
    \n
  • + 15 % Per\u00adfor\u00admance zu N7<\/span> oder bis zu \u2014 30 % Energiebedarf<\/li>\n
  • HPC<\/span> als Opti\u00adon bis zu + 25 % Performance<\/li>\n
  • 1,8\u2011fache Dich\u00adte von N7<\/span> (Logik)<\/li>\n
  • 1,3\u2011fache Dich\u00adte von N7<\/span> (SRAM<\/span>)<\/li>\n
  • SRAM-Bit\u00adzel\u00adle 0,021 \u00b5m\u00b2<\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • schnel\u00adle\u00adrer Ramp als N7<\/span> auf den Umsatz bezogen<\/li>\n
  • gerin\u00adge Defekt\u00addich\u00adten als bei N7<\/span><\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
5 nm<\/td>\nN5P<\/span><\/td>\n\n
    \n
  • 5. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • Ver\u00adbes\u00adse\u00adrun\u00adgen bei FEOL<\/span> und MOL<\/span><\/li>\n<\/ul>\n<\/td>\n
 <\/td>\nQ2<\/span> 2020\/Anfang 2021<\/td>\n\n
    \n
  • + 7 % Per\u00adfor\u00admance oder bis zu \u2014 15 % Ener\u00adgie\u00adbe\u00addarf zu N5<\/span><\/li>\n<\/ul>\n<\/td>\n
\n
    \n
  • voll kom\u00adpa\u00adti\u00adbel zu N5<\/span><\/li>\n<\/ul>\n<\/td>\n<\/tr>\n
3 nm<\/td>\nN3<\/span><\/td>\n\n
    \n
  • 6. Gene\u00adra\u00adti\u00adon FinFET<\/li>\n
  • let\u00adzer Node mit Fin\u00adFET, danach GAA<\/span><\/li>\n<\/ul>\n<\/td>\n
 <\/td>\nEnde 2021,Anfang 2022 \/ 2023<\/td>\n <\/td>\n <\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

 <\/p>\n","protected":false},"excerpt":{"rendered":"

Von David Schor (Wiki\u00adChip) kommt ein inter\u00ades\u00adsan\u00adtes Update zu TSMCs 5\u2011nm-Fer\u00adti\u00adgung. Die\u00adse soll noch schnel\u00adler hoch\u00adge\u00adfah\u00adren wer\u00adden als die aktu\u00adel\u00adle 7\u2011nm-Fer\u00adti\u00adgung und von Anfang an auf HPC<\/span> opti\u00admiert sein, also auch auf die Fer\u00adti\u00adgung von High Per\u00adfor\u00admance Com\u00adpu\u00adter\u00adchips und nicht nur f\u00fcr mobi\u00adle SoCs wie App\u00adles Axx Bio\u00adnic. Da die Mas\u00adsen\u00adfer\u00adti\u00adgung bereits im ers\u00adten Quar\u00adtal 2020 star\u00adten soll, kann des\u00adhalb spe\u00adku\u00adliert wer\u00adden, ob AMD<\/span> wei\u00adter wie urspr\u00fcng\u00adlich geplant f\u00fcr alle Pro\u00adzes\u00adso\u00adren der \u201cZen 3\u201d- Archi\u00adtek\u00adtur auf 7\u2011nm+ set\u00adzen wird oder even\u00adtu\u00adell sogar direkt zu 5\u2011nm wech\u00adselt. (\u2026) Wei\u00adter\u00adle\u00adsen \u00bb<\/a><\/p>\n","protected":false},"author":593,"featured_media":4660,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"wp_typography_post_enhancements_disabled":false,"ngg_post_thumbnail":0,"footnotes":""},"categories":[12],"tags":[2003,1445,966,1037],"class_list":["post-52132","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-aktuelles","tag-5nm","tag-7nm","tag-amd","tag-tsmc","entry"],"share_on_mastodon":{"url":"","error":""},"_links":{"self":[{"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/posts\/52132","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/users\/593"}],"replies":[{"embeddable":true,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/comments?post=52132"}],"version-history":[{"count":5,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/posts\/52132\/revisions"}],"predecessor-version":[{"id":56355,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/posts\/52132\/revisions\/56355"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/media\/4660"}],"wp:attachment":[{"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/media?parent=52132"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/categories?post=52132"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/tags?post=52132"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}