{"id":59509,"date":"2020-11-05T15:45:45","date_gmt":"2020-11-05T14:45:45","guid":{"rendered":"https:\/\/www.planet3dnow.de\/cms\/?p=59509"},"modified":"2020-11-09T14:03:48","modified_gmt":"2020-11-09T13:03:48","slug":"beleuchtet-amd-zen-3-architektur-im-detail","status":"publish","type":"post","link":"https:\/\/www.planet3dnow.de\/cms\/59509-beleuchtet-amd-zen-3-architektur-im-detail\/","title":{"rendered":"AMD<\/span> Zen 3 Architektur im Detail"},"content":{"rendered":"

<\/p>

<\/a><\/center>Bereits Anfang Okto\u00adber 2020 hat\u00adte AMD<\/span> sei\u00adne neu\u00aden Ryzen-5000-Pro\u00adzes\u00adso\u00adren offi\u00adzi\u00adell f\u00fcr heu\u00adte ange\u00adk\u00fcn\u00addigt<\/a>. Seit damals ken\u00adnen wir die ein\u00adzel\u00adnen Model\u00adle sowie Eck\u00adda\u00adten wie Anzahl der Ker\u00adne und Takt\u00adra\u00adten. Hier noch ein\u00admal im \u00dcberblick:\n

Zen 3 \u201cVer\u00admeer\u201d (fett mar\u00adkiert) im Ver\u00adgleich zur \u201cMatisse\u201d-Familie (Zen 2):<\/p>\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n
Modell<\/th>\nOPN<\/span><\/th>\nKerne\/Threads<\/th>\nTakt\u00adra\u00adte (Basis\/Turbo)<\/th>\nL3-Cache<\/th>\nTDP<\/span><\/th>\nLaunch-UVP<\/th>\nMarkt\u00adstart<\/th>\n<\/tr>\n<\/thead>\n
Ryzen 9 5950X<\/span><\/strong><\/td>\n100\u2013000000059<\/strong><\/td>\n16\/32<\/strong><\/td>\n3,4 \/ 4,9 GHz<\/strong><\/td>\n32 MB<\/span> + 32 MB<\/span><\/strong><\/td>\n105 W<\/strong><\/td>\n799 USD<\/span><\/strong><\/td>\n05.11.2020
\n<\/strong><\/td>\n<\/tr>\n
Ryzen 9 3950X<\/span><\/td>\n100\u2013000000051<\/td>\n16\/32<\/td>\n3,5 \/ 4,7 GHz<\/td>\n2x 16 MB<\/span> + 2x 16 MB<\/span><\/td>\n105 W<\/td>\n749 USD<\/span><\/td>\n25.11.2019<\/td>\n<\/tr>\n
Ryzen 9 5900X<\/span><\/strong><\/td>\n100\u2013000000061<\/strong><\/td>\n12\/24<\/strong><\/td>\n3,7 \/ 4,8 GHz<\/strong><\/td>\n32 MB<\/span> + 32 MB<\/span><\/strong><\/td>\n105 W<\/strong><\/td>\n549 USD<\/span><\/strong><\/td>\n05.11.2020<\/strong><\/td>\n<\/tr>\n
Ryzen 9 3900XT<\/span><\/td>\n100\u2013000000277<\/td>\n12\/24<\/td>\n3,8 \/ 4,7 GHz<\/td>\n2x 16 MB<\/span> + 2x 16 MB<\/span><\/td>\n105 W<\/td>\n499 USD<\/span><\/td>\n07.07.2020<\/td>\n<\/tr>\n
Ryzen 9 3900X<\/span><\/td>\n100\u2013000000023<\/td>\n12\/24<\/td>\n3,8 \/ 4,6 GHz<\/td>\n2x 16 MB<\/span> + 2x 16 MB<\/span><\/td>\n105 W<\/td>\n499 USD<\/span><\/td>\n07.07.2019<\/td>\n<\/tr>\n
Ryzen 7 5800X<\/span><\/strong><\/td>\n100\u2013000000063<\/strong><\/td>\n8\/16<\/strong><\/td>\n3,8 \/ 4,7 GHz<\/strong><\/td>\n32 MB<\/span><\/strong><\/td>\n105 W<\/strong><\/td>\n449 USD<\/span><\/strong><\/td>\n05.11.2020<\/strong><\/td>\n<\/tr>\n
Ryzen 7 3800XT<\/span><\/td>\n100\u2013000000279<\/td>\n8\/16<\/td>\n3,9 \/ 4,7 GHz<\/td>\n2x 16 MB<\/span><\/td>\n105 W<\/td>\n399 USD<\/span><\/td>\n07.07.2020<\/td>\n<\/tr>\n
Ryzen 7 3800X<\/span><\/td>\n100\u2013000000025<\/td>\n8\/16<\/td>\n3,9 \/ 4,5 GHz<\/td>\n2x 16 MB<\/span><\/td>\n105 W<\/td>\n399 USD<\/span><\/td>\n07.07.2019<\/td>\n<\/tr>\n
Ryzen 7 3700X<\/span><\/td>\n100\u2013000000071<\/td>\n8\/16<\/td>\n3,6 \/ 4,4 GHz<\/td>\n2x 16 MB<\/span><\/td>\n65 W<\/td>\n329 USD<\/span><\/td>\n07.07.2019<\/td>\n<\/tr>\n
Ryzen 5 5600X<\/span><\/strong><\/td>\n100\u2013000000065<\/strong><\/td>\n6\/12<\/strong><\/td>\n3,7 \/ 4,6 GHz<\/strong><\/td>\n32 MB<\/span><\/strong><\/td>\n65 W<\/strong><\/td>\n299 USD<\/span><\/strong><\/td>\n05.11.2020<\/strong><\/td>\n<\/tr>\n
Ryzen 5 3600XT<\/span><\/td>\n100\u2013000000281<\/td>\n6\/12<\/td>\n3,8 \/ 4,5 GHz<\/td>\n2x 16 MB<\/span><\/td>\n95 W<\/td>\n249 USD<\/span><\/td>\n07.07.2020<\/td>\n<\/tr>\n
Ryzen 5 3600X<\/span><\/td>\n100\u2013000000022<\/td>\n6\/12<\/td>\n3,8 \/ 4,4 GHz<\/td>\n2x 16 MB<\/span><\/td>\n95 W<\/td>\n229 USD<\/span><\/td>\n07.07.2019<\/td>\n<\/tr>\n
Ryzen 5 3600<\/td>\n100\u2013000000031<\/td>\n6\/12<\/td>\n3,6 \/ 4,2 GHz<\/td>\n2x 16 MB<\/span><\/td>\n65 W<\/td>\n199 USD<\/span><\/td>\n07.07.2019<\/td>\n<\/tr>\n
Ryzen 5 3500X<\/span><\/td>\n100\u2013000000158<\/td>\n6\/6<\/td>\n3,6 \/ 4,1 GHz<\/td>\n2x 16 MB<\/span><\/td>\n65 W<\/td>\nOEM<\/span><\/td>\n24.09.2019<\/td>\n<\/tr>\n
Ryzen 3 3300X<\/span><\/td>\n100\u2013000000159<\/td>\n4\/8<\/td>\n3,8 \/ 4,3 GHz<\/td>\n16 MB<\/span><\/td>\n65 W<\/td>\n120 USD<\/span><\/td>\nMai 2020<\/td>\n<\/tr>\n
Ryzen 3 3100<\/td>\n100\u2013000000284<\/td>\n4\/8<\/td>\n3,6 \/ 3,9 GHz<\/td>\n2x 8 MB<\/span><\/td>\n65 W<\/td>\n99 USD<\/span><\/td>\nMai 2020<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

Wei\u00adte\u00adre OPNs sind unse\u00adrer Lis\u00adte im Forum<\/a> zu entnehmen.<\/p>\n

Da wir die\u00adses Mal nicht mit einem Test\u00adsam\u00adple bedacht wur\u00adden, m\u00fcs\u00adsen wir einen der \u00fcbli\u00adchen 30-Sei\u00adter an die\u00adser Stel\u00adle lei\u00adder schul\u00addig blei\u00adben und auf die Reviews im Inter\u00adnet ver\u00adwei\u00adsen. Was wir aber tun k\u00f6n\u00adnen ist, in gewohn\u00adter Wei\u00adse die tech\u00adni\u00adschen Details der zugrun\u00adde lie\u00adgen\u00adden neu\u00aden Zen-3-Archi\u00adtek\u00adtur zu beleuch\u00adten und schau\u00aden, wo AMD<\/span> die Hebel ange\u00adsetzt hat, um den laut AMD<\/span> schnells\u00adten Gam\u00ading-Pro\u00adzes\u00adsor rea\u00adli\u00adsie\u00adren zu k\u00f6n\u00adnen. Viel Ver\u00adgn\u00fc\u00adgen beim Lesen.
\n<\/p>\n

Sockel<\/strong><\/p>\n

Bevor wir uns die zahl\u00adrei\u00adchen \u00c4nde\u00adrun\u00adgen bei Zen 3 anschau\u00aden, zun\u00e4chst ein Blick dar\u00adauf, was gleich geblie\u00adben ist gegen\u00ad\u00fcber Zen 2 und den bis\u00adhe\u00adri\u00adgen Ryzen-3000-Pro\u00adzes\u00adso\u00adren der \u201cMatisse\u201d-Familie. Aber\u00admals hat AMD<\/span> es geschafft, das neue Modell in das Kor\u00adsett des im Jahr 2017 f\u00fcr Ryzen ein\u00adge\u00adf\u00fchr\u00adten und im OEM-Bereich bereits seit 2016 f\u00fcr Bris\u00adtol Ridge ver\u00adwen\u00adde\u00adten Sockel AM4<\/span> zu zw\u00e4n\u00adgen. Nach Bris\u00adtol Ridge, Sum\u00admit Ridge, Raven Ridge, Raven 2, Pin\u00adna\u00adcle Ridge, Picas\u00adso, Matis\u00adse und Renoir ist Ver\u00admeer damit nun schon der neun\u00adte Typ, der auf der sel\u00adben Platt\u00adform lauf\u00adf\u00e4\u00adhig ist. Das haben nicht ein\u00admal Sockel 7 und Sockel AM2<\/span>(+) geschafft.<\/p>\n

<\/a><\/p>\n

Den\u00adnoch gibt es in Sachen Kom\u00adpa\u00adti\u00adbi\u00adli\u00adt\u00e4t Ein\u00adschr\u00e4n\u00adkun\u00adgen, die wohl nicht nur tech\u00adni\u00adsche Ursa\u00adchen haben. Dass es der aktu\u00adel\u00adlen Platt\u00adform (vul\u00adgo: Chip\u00adsatz) bedarf, um die neu\u00ades\u00adten Fea\u00adtures nut\u00adzen zu k\u00f6n\u00adnen, ist ver\u00adst\u00e4nd\u00adlich. Den\u00adnoch hat AMD<\/span> die\u00adses Mal die Fes\u00adseln enger gezo\u00adgen, denn bei\u00adna\u00adhe h\u00e4t\u00adte es kei\u00adne Ver\u00admeer-Kom\u00adpa\u00adti\u00adbi\u00adli\u00adt\u00e4t f\u00fcr \u00e4lte\u00adre Chip\u00ads\u00e4t\u00adze gege\u00adben. Erst nach einem ordent\u00adli\u00adchen Shit\u00ads\u00adtorm hat AMD<\/span> mit\u00adge\u00adteilt, dass man Ver\u00admeer mit einem Beta-BIOS f\u00fcr \u00e4lte\u00adre X470-Main\u00adboards nach\u00adtr\u00e4g\u00adlich unter\u00adst\u00fct\u00adzen wird, sofern der Main\u00adboard-Her\u00adstel\u00adler dies w\u00fcnscht. Anwen\u00adder mit 300er-Serie wer\u00adden aber wohl in die R\u00f6h\u00adre schau\u00aden. Ob das nur an der kol\u00adpor\u00adtier\u00adten zu klei\u00adnen BIOS-Chip\u00adka\u00adpa\u00adzi\u00adt\u00e4t liegt, am Vali\u00addie\u00adrungs\u00adauf\u00adwand, den man sich spa\u00adren m\u00f6ch\u00adte oder dar\u00adan, dass die Main\u00adboard-Her\u00adstel\u00adler neue Boards ver\u00adkau\u00adfen k\u00f6n\u00adnen sol\u00adlen, muss an die\u00adser Stel\u00adle offen bleiben.<\/p>\n

<\/a><\/p>\n

Jeden\u00adfalls hat man nun den unsch\u00f6\u00adnen Effekt, dass Ryzen 5000 \u201cVer\u00admeer\u201d zwar mecha\u00adnisch in jedes Sockel-AM4-Board hin\u00adein\u00adpasst, aber den\u00adnoch nur in den wenigs\u00adten davon lauf\u00adf\u00e4\u00adhig ist. Offi\u00adzi\u00adel\u00adlen BIOS-Sup\u00adport wer\u00adden nur die Main\u00adboards der 500er-Serie erhal\u00adten und selbst hier sind vie\u00adle nicht out-of-the-box lauf\u00adf\u00e4\u00adhig, da die \u00e4ltes\u00adten davon bereits seit Mit\u00adte 2019 auf dem Markt sind und kein Ver\u00admeer-kom\u00adpa\u00adti\u00adbles BIOS<\/span> haben. Um Ver\u00admeer boo\u00adten zu k\u00f6n\u00adnen, ist laut AMD<\/span> min\u00addes\u00adtens ein BIOS<\/span> mit AGE\u00adSA-Ver\u00adsi\u00adon Combo-V2\u20111.0.8.0 not\u00adwen\u00addig, f\u00fcr opti\u00adma\u00adle Per\u00adfor\u00admance min\u00addes\u00adtens 1.1.0.0. Upgrader m\u00fcs\u00adsen also vor\u00adher das BIOS<\/span> aktua\u00adli\u00adsie\u00adren ehe sie auf Ver\u00admeer umbauen.<\/p>\n

I\/O\u2011Die und RAM-Support<\/strong><\/p>\n

Mit Zen 2 und Ryzen 3000 f\u00fchr\u00adte AMD<\/span> das Chip\u00adlet-Design ein. I\/O samt Memo\u00adry-Con\u00adtrol\u00adler und SoC-Kom\u00adpo\u00adnen\u00adten ste\u00adcken seit\u00addem nicht mehr zusam\u00admen mit den Rechen\u00adein\u00adhei\u00adten in einem gemein\u00adsa\u00admen Die, son\u00addern sind in ein sepa\u00adra\u00adtes I\/O\u2011Die namens cIOD aus\u00adge\u00adla\u00adgert. Laut AMD<\/span> ist es das\u00adsel\u00adbe, das auch in Ryzen 3000 ver\u00adwen\u00addet wird. Nach wie vor wird es in 12 nm bei Glo\u00adbal\u00adFound\u00adries gefer\u00adtigt und nach\u00addem dort auch der Memo\u00adry-Con\u00adtrol\u00adler ver\u00adbaut ist, \u00e4ndert sich auch nichts an der offi\u00adzi\u00adel\u00adlen Frei\u00adga\u00adbe f\u00fcr DDR4-RAM<\/span>.<\/p>\n\n\n\n\n\n\n\n\n\n\n
DIMM-Best\u00fc\u00adckung<\/strong><\/th>\nSpei\u00adcher\u00admo\u00addu\u00adle<\/strong><\/th>\nVer\u00admeer (Zen 3)
\n<\/strong><\/th>\n		Matis\u00adse (Zen 2)<\/strong><\/th>\nPin\u00adna\u00adcle Ridge (Zen+)<\/strong><\/th>\nSum\u00admit Ridge (Zen)<\/strong><\/th>\n<\/tr>\n<\/thead>\n
2 von 2<\/td>\nSin\u00adgle Rank<\/td>\nDDR4-3200<\/span><\/td>\nDDR4-3200<\/span><\/td>\nDDR4-2933<\/span><\/td>\nDDR4-2667<\/span><\/td>\n<\/tr>\n
2 von 4<\/td>\nDDR4-3200<\/span><\/td>\nDDR4-3200<\/span><\/td>\nDDR4-2933<\/span><\/td>\nDDR4-2667<\/span><\/td>\n<\/tr>\n
4 von 4<\/td>\nDDR4-2933<\/span><\/td>\nDDR4-2933<\/span><\/td>\nDDR4-2133<\/span><\/td>\nDDR4-2133<\/span><\/td>\n<\/tr>\n
2 von 2<\/td>\nDual Rank<\/td>\nDDR4-3200<\/span><\/td>\nDDR4-3200<\/span><\/td>\nDDR4-2667<\/span><\/td>\nDDR4-2400<\/span><\/td>\n<\/tr>\n
2 von 4<\/td>\nDDR4-3200<\/span><\/td>\nDDR4-3200<\/span><\/td>\nDDR4-2667<\/span><\/td>\nDDR4-2400<\/span><\/td>\n<\/tr>\n
4 von 4<\/td>\nDDR4-2667<\/span><\/td>\nDDR4-2667<\/span><\/td>\nDDR4-1866<\/span><\/td>\nDDR4-1866<\/span><\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

Her\u00adstel\u00adlungs\u00adpro\u00adzess<\/strong><\/p>\n

Auch wenn die Ger\u00fcch\u00adte\u00adk\u00fc\u00adche im Fr\u00fch\u00adjahr wis\u00adsen woll\u00adte, dass Ver\u00admeer statt im 7\u2011nm-Pro\u00adzess bereits im 5\u2011nm-Pro\u00adzess kom\u00admen wer\u00adde<\/a> (ent\u00adge\u00adgen der offi\u00adzi\u00adel\u00adlen Road\u00admap von AMD<\/span>), hat sich das als Ente ent\u00adpuppt. Tat\u00ads\u00e4ch\u00adlich gibt AMD<\/span> zu, dass sowohl das I\/O\u2011Die (12 nm Glo\u00adFo), als auch die Com\u00adpu\u00adte-Dies (7 nm TSMC<\/span>) im glei\u00adchen Pro\u00adzess gefer\u00adtigt wer\u00adden wie die letz\u00adten Matis\u00adse-CPUs, also 3900XT<\/span> und Co. Inso\u00adfern ist es wenig \u00fcber\u00adra\u00adschend, dass sich an den Takt\u00adra\u00adten so gut wie nichts ge\u00e4n\u00addert hat. AMD<\/span> h\u00e4t\u00adte beim Top\u00admo\u00addell Ryzen 9 5950X<\/span> beim Sin\u00adgle-Core-Tur\u00adbo die 5,0 GHz sicher\u00adlich kna\u00adcken k\u00f6n\u00adnen \u2013 wenn 4,9 GHz m\u00f6g\u00adlich sind, m\u00fcs\u00adsen es 5,0 GHz auch sein \u2013 aber anschei\u00adnend stan\u00adden die 5,0 GHz mar\u00adke\u00adting\u00adtech\u00adnisch nicht im Lastenheft.<\/p>\n

Wie\u00adso auch? Bereits mit dem FX-9590<\/span> auf Bull\u00addo\u00adzer-Basis hat\u00adte man einen \u201c5\u2011GHz-Pro\u00adzes\u00adsor\u201d im Sor\u00adti\u00adment, es w\u00e4re bei AMD<\/span> also nichts neu\u00ades mehr gewe\u00adsen. Und wenn sich daf\u00fcr das Bin\u00adning kom\u00adpli\u00adzier\u00adter gestal\u00adtet h\u00e4t\u00adte, h\u00e4t\u00adte man unter dem Strich nichts gewon\u00adnen. So kann sich AMD<\/span> die 5 GHz f\u00fcr Zen 4 auf\u00adhe\u00adben, wo man dank 5 nm Pro\u00adzess die 5 GHz dann wom\u00f6g\u00adlich nach\u00adhal\u00adti\u00adger errei\u00adchen kann also nur in kur\u00adzen Single-Core-Peaks.<\/p>\n\n

CCX-Topo\u00adlo\u00adgie und L3-Cache<\/strong><\/p>\n

Die offen\u00adsicht\u00adlichs\u00adte und seit lan\u00adgem bekann\u00adte \u00c4nde\u00adrung bei Zen 3 gegen\u00ad\u00fcber Zen 2 ist der Auf\u00adbau des Core Com\u00adplex (CCX<\/span>). Bis\u00adher bestand ein Com\u00adpu\u00adte-Die (CCD<\/span>) aus zwei CCX<\/span> von je 4 Ker\u00adnen, die jeweils einen eige\u00adnen L3-Cache mit 16 MB<\/span> Gr\u00f6\u00ad\u00dfe besa\u00ad\u00dfen. Woll\u00adten Ker\u00adne aus ver\u00adschie\u00adde\u00adnen CCX<\/span> mit\u00adein\u00adan\u00adder kom\u00admu\u00adni\u00adzie\u00adren, muss\u00adte dazu \u00fcber den Infi\u00adni\u00adty-Fabric-Link (IF<\/span>) zuge\u00adgrif\u00adfen wer\u00adden, was deut\u00adlich mehr Latenz erzeug\u00adte als der Zugriff inner\u00adhalb eines CCX<\/span>. Auf den Last-Level-Cache des frem\u00adden CCX<\/span> konn\u00adte gar nicht zuge\u00adgrif\u00adfen wer\u00adden. Gera\u00adde bei Spie\u00adlen, die nicht am GPU-Limit hin\u00adgen und auf Moni\u00adto\u00adren mit hoher Bild\u00adwie\u00adder\u00adhol\u00adra\u00adte oder deak\u00adti\u00advier\u00adtem VSync m\u00f6g\u00adlichst hohe Frame\u00adra\u00adten errei\u00adchen soll\u00adten, war die\u00adse Bau\u00adwei\u00adse nach\u00adtei\u00adlig und eine der letz\u00adten gro\u00ad\u00dfen Dom\u00e4\u00adnen aktu\u00adel\u00adler Intel-Prozessoren.<\/p>\n

<\/a><\/p>\n

Bei Zen 3 hat AMD<\/span> die\u00adse Topo\u00adlo\u00adgie nun ge\u00e4n\u00addert. Ein CCD<\/span> besteht nicht mehr aus zwei CCX<\/span> mit je 4 Ker\u00adnen und sepa\u00adra\u00adten L3-Caches, son\u00addern aus einem CCX<\/span> mit 8 Ker\u00adnen und gemein\u00adsa\u00admem L3-Cache. Die Model\u00adle mit 6 und 8 Ker\u00adnen k\u00f6n\u00adnen so \u00fcber 32 MB<\/span> Last-Level-Cache ver\u00adf\u00fc\u00adgen und mit\u00adein\u00adan\u00adder kom\u00admu\u00adni\u00adzie\u00adren ohne Umweg \u00fcber das IF<\/span>. Welch posi\u00adti\u00adven Effekt das haben kann, hat\u00adte bereits die Ein\u00adf\u00fch\u00adrung des Ryzen 3 3300X<\/span> ange\u00addeu\u00adtet, bei dem ein CCX<\/span> kom\u00adplett deak\u00adti\u00adviert wur\u00adde und sei\u00adne 4 Ker\u00adne inner\u00adhalb eines CCX<\/span> behei\u00adma\u00adtet waren. Genau\u00adso ist das nun auch bei Ryzen 5000, mit dem Unter\u00adschied, dass es nicht mehr 4 Ker\u00adne und 16 MB<\/span> L3<\/span> sind, son\u00addern 8 Ker\u00adne und 32 MB<\/span>, die hier ver\u00adz\u00f6\u00adge\u00adrungs\u00adarm mit\u00adein\u00adan\u00adder kom\u00admu\u00adni\u00adzie\u00adren d\u00fcr\u00adfen. Ande\u00adrer\u00adseits darf nicht ver\u00adschwie\u00adgen wer\u00adden, dass AMD<\/span> die Band\u00adbrei\u00adte aus dem L3-Cache nicht ver\u00ad\u00e4n\u00addert hat. W\u00e4h\u00adrend also bis\u00adher nur 4 Ker\u00adne aus dem L3-Cache nuckel\u00adten, sind es nun bis zu 8; bei unver\u00ad\u00e4n\u00adder\u00adter Bandbreite.<\/p>\n

<\/a><\/p>\n

Zudem gibt AMD<\/span> offen zu, dass die neue Topo\u00adlo\u00adgie nicht unter allen Umst\u00e4n\u00adden zu k\u00fcr\u00adze\u00adren Laten\u00adzen f\u00fchrt. So sol\u00adlen durch die h\u00f6he\u00adre Anzahl an Ker\u00adnen inner\u00adhalb des CCX<\/span> eini\u00adge klei\u00adne Zugriffs\u00admus\u00adter l\u00e4n\u00adger dau\u00adern als zuvor und auch die L3-Latenz d\u00fcrf\u00adte auf\u00adgrund der Gr\u00f6\u00ad\u00dfe etwas l\u00e4n\u00adger dau\u00adern; laut AMD<\/span> 46 Tak\u00adte gegen\u00ad\u00fcber 39 bei Zen 2 und 35 bei Zen 1. Unter dem Strich bleibt aber ein Plus, schon allein dadurch, dass die Laten\u00adzen nun gleich\u00adblei\u00adbend sind und der f\u00fcr jeden Kern nutz\u00adba\u00adre L3-Cache dop\u00adpelt so gro\u00df ist. AMD<\/span> ver\u00adspricht bei 1080p-Gam\u00ading im Mit\u00adtel +26 % Per\u00adfor\u00admance, bei spe\u00adzi\u00adel\u00adlen CPU-inten\u00adsi\u00adven Titeln wie League of Legends<\/em> oder Coun\u00adter-Strik: Glo\u00adbal Offen\u00adsi\u00adve<\/em> noch deut\u00adlich mehr (+40 bis 50 %).<\/p>\n

 <\/p>\n

Bei Model\u00adlen mit mehr als einem Com\u00adpu\u00adte-Die, also bei den 12- und 16-Ker\u00adnern, bleibt nat\u00fcr\u00adlich eine zus\u00e4tz\u00adli\u00adche Latenz, n\u00e4m\u00adlich immer dann, wenn ein Kern aus Die 1 mit einem Kern aus Die 2 kom\u00admu\u00adni\u00adzie\u00adren muss. Dies geschieht wie bis\u00adher via IF<\/span>.<\/p>\n\n

<\/a><\/p>\n

Nicht nur bei der Kom\u00admu\u00adni\u00adka\u00adti\u00adon zwi\u00adschen ein\u00adzel\u00adnen Ker\u00adnen, auch bei der Ver\u00adar\u00adbei\u00adtung inner\u00adhalb eines Kerns hat AMD<\/span> ver\u00adsucht, Laten\u00adzen abzu\u00adfei\u00adlen und Tot\u00adzeit zu redu\u00adzie\u00adren. So pro\u00adkla\u00admiert AMD<\/span> einen schnel\u00adle\u00adren Branch Pre\u00addic\u00adtor, ein schnel\u00adle\u00adres Umschal\u00adten zwi\u00adschen Op-cache und Ins\u00adtruc\u00adtion Cache, eine h\u00f6he\u00adre Tref\u00adfer\u00adquo\u00adte des Branch Pre\u00addic\u00adtors und eine k\u00fcr\u00adze\u00adre Reco\u00advery Zeit falls der Pre\u00addic\u00adtor falsch gele\u00adgen hat. Ins\u00adge\u00adsamt war das Design\u00adziel laut AMD<\/span>, die Fetch\u00adpha\u00adse zu ver\u00adk\u00fcr\u00adzen, ins\u00adbe\u00adson\u00adde\u00adre bei Code, der vie\u00adle Spr\u00fcn\u00adge ent\u00adh\u00e4lt und auf\u00adgrund der Gr\u00f6\u00ad\u00dfe auf Pre\u00adfetch ange\u00adwie\u00adsen ist.<\/p>\n

<\/a><\/p>\n

Wie schon bei Zen 2 setzt AMD<\/span> auf einen TAGE<\/span> Branch Pre\u00addic\u00adtor. Aller\u00addings arbei\u00adtet die\u00adser laut AMD<\/span> nun bei den meis\u00adten Vor\u00adher\u00adsa\u00adgen mit \u201cZero Bubble\u201d, also ohne Ver\u00adz\u00f6\u00adge\u00adrung beim Aus\u00adle\u00adsen des Branch Tar\u00adget Buf\u00adfers (BTB<\/span>), an wel\u00adcher Adres\u00adse denn nun der n\u00e4chs\u00adte Befehl zu fin\u00adden ist. \u00dcber\u00adhaupt hat AMD<\/span> am BTB<\/span> ordent\u00adlich Hand ange\u00adlegt. der L1BTB<\/span> ist mit 1024 Ein\u00adtr\u00e4\u00adgen glatt dop\u00adpelt so gro\u00df wie bei Zen 2 und vier Mal so gro\u00df wie bei Zen 1. Daf\u00fcr muss\u00adte der L2TLB<\/span> mit 6500 vs. 7000 Ein\u00adtr\u00e4\u00adgen etwas Federn lassen.<\/p>\n

<\/a><\/p>\n

Beim Lesen und Schrei\u00adben von Daten (Load\/Store) hat AMD<\/span> eben\u00adfalls opti\u00admiert. Die Store Queue hat nun 64 Ein\u00adtr\u00e4\u00adge gegen\u00ad\u00fcber 48 zuvor. Ins\u00adge\u00adsamt sol\u00adlen gr\u00f6\u00ad\u00dfe\u00adre Struk\u00adtu\u00adren vor\u00adge\u00adla\u00adden wer\u00adden k\u00f6n\u00adnen, um Abh\u00e4n\u00adgig\u00adkei\u00adten bes\u00adser auf\u00adl\u00f6\u00adsen zu k\u00f6n\u00adnen und mehr Ins\u00adtruc\u00adtion Level Par\u00adal\u00adle\u00adlism (ILP<\/span>) zu errei\u00adchen, um die Aus\u00adf\u00fch\u00adrungs\u00adein\u00adhei\u00adten bes\u00adser aus\u00adlas\u00adten zu k\u00f6n\u00adnen. Dazu wur\u00adde die Trans\u00adfer\u00adra\u00adte der Loa\u00add\/S\u00adto\u00adre-Ein\u00adhei\u00adten ver\u00adgr\u00f6\u00ad\u00dfert und fle\u00adxi\u00adbler gestaltet.<\/p>\n\n

Ein\u00adhei\u00adten<\/strong><\/p>\n

<\/a><\/p>\n

Sobald alle Befeh\u00adle deko\u00addiert und gela\u00adden sind, die Daten geholt und in der Queue bereit zur Bear\u00adbei\u00adtung, beginnt die eigent\u00adli\u00adche Berech\u00adnung durch die Aus\u00adf\u00fch\u00adrungs\u00adein\u00adhei\u00adten. Deren Anzahl hat AMD<\/span> aber\u00admals erh\u00f6ht, das Design ist also noch\u00admal brei\u00adter gewor\u00adden. Zen 3 hat nun nicht weni\u00adger als 16 Aus\u00adf\u00fch\u00adrungs\u00adein\u00adhei\u00adten neben\u00adein\u00adan\u00adder je Kern (vor\u00adher 11).<\/p>\n

<\/a><\/p>\n

Wie \u00fcblich bei allen AMD-Designs der letz\u00adten Jahr\u00adzehn\u00adte ist der Inte\u00adger-Bereich getrennt vom Flie\u00df\u00adkom\u00adma-Bereich. Die INT-Sche\u00addu\u00adler fas\u00adsen nun ins\u00adge\u00adsamt 96 Ein\u00adtr\u00e4\u00adge (vor\u00adher 92). Inter\u00ades\u00adsant ist aber, dass es nur noch 4 davon gibt (vor\u00adher 7). Die neu\u00aden Sche\u00addu\u00adler tei\u00adlen sich nun jeweils eine ALU<\/span> (Arith\u00adme\u00adtic Logic Unit) und eine AGU<\/span> (Address Gene\u00adra\u00adti\u00adon Unit). Laut AMD<\/span> soll dies zu einer aus\u00adge\u00adgli\u00adche\u00adne\u00adren Last\u00adver\u00adtei\u00adlung gemit\u00adtelt \u00fcber ver\u00adschie\u00adde\u00adne Workloads f\u00fch\u00adren. Lei\u00adder geht AMD<\/span> nicht tie\u00adfer dar\u00adauf ein, wie es zu die\u00adser Design\u00adent\u00adschei\u00addung gekom\u00admen ist und wo man sich Vor\u00adtei\u00adle davon verspricht.<\/p>\n

<\/a><\/p>\n

Das Phy\u00adsi\u00adcal Regis\u00adter File hat nun 192 Ein\u00adtr\u00e4\u00adge (vor\u00adher 180), der Re-order Buf\u00adfer (ROB<\/span>) 256 statt 224.<\/p>\n

<\/a><\/p>\n

Auch bei der Flie\u00df\u00adkom\u00adma-Ein\u00adheit setzt AMD<\/span> voll auf k\u00fcr\u00adze\u00adre Laten\u00adzen und h\u00f6he\u00adre Band\u00adbrei\u00adte. Auch hier wur\u00adde der Sche\u00addu\u00adler ver\u00adgr\u00f6\u00ad\u00dfert. An der Brei\u00adte hat sich aber nichts ge\u00e4n\u00addert. Hier fand die letz\u00adte gr\u00f6\u00ad\u00dfe\u00adre Design\u00ad\u00e4n\u00adde\u00adrung bei der Umstel\u00adlung von Zen 1 auf Zen 2 statt, wo die Brei\u00adte von 128 auf 256 Bit erh\u00f6ht wur\u00adde. Wie schon bei Zen 1\/2 und Bull\u00addo\u00adzer ist die Flie\u00df\u00adkom\u00adma-Ein\u00adheit als FMAC-Ein\u00adheit aus\u00adge\u00adf\u00fchrt, kann also Fused mul\u00adti\u00adply-add und Multiply-Accumulate.<\/p>\n

Befehls\u00adsatz<\/strong><\/p>\n

<\/a><\/p>\n

Abge\u00adse\u00adhen von der gr\u00f6\u00ad\u00dfe\u00adren Anzahl an Aus\u00adf\u00fch\u00adrungs\u00adein\u00adhei\u00adten hat AMD<\/span> Zen 3 auch einen gr\u00f6\u00ad\u00dfe\u00adren Befehls\u00adsatz spen\u00addiert. Die CPU<\/span> beherrscht also Befeh\u00adle, die der Vor\u00adg\u00e4n\u00adger noch nicht konn\u00adte. Im Gegen\u00adsatz zu fr\u00fc\u00adhe\u00adren Gene\u00adra\u00adtio\u00adnen, wo mit schmis\u00adsi\u00adgen Bezeich\u00adnun\u00adgen wie SSE<\/span> oder AVX<\/span> gan\u00adze Befehls\u00adfa\u00admi\u00adli\u00aden ein\u00adge\u00adbaut wur\u00adden, sind es die\u00adses Mal nur ein\u00adzel\u00adne Zusatz\u00adbe\u00adfeh\u00adle, die Zen 3 nun zum Vor\u00adteil gerei\u00adchen sol\u00adlen. Zum einen geht es um Sicher\u00adheits\u00adfea\u00adtures \u2013 hier ist die Con\u00adtrol-flow Enforce\u00adment Tech\u00adno\u00adlo\u00adgy (CET<\/span>) zu nen\u00adnen, die vor Return Ori\u00aden\u00adted Pro\u00adgramming Atta\u00adcken (ROP<\/span> attack) sch\u00fct\u00adzen soll \u2013 zum ande\u00adren gibt es nun MPK<\/span> (Spei\u00adcher\u00adschutz) und VAES<\/span>\/VPCLMULQD<\/span> (AVX2-Sup\u00adport) als neue Befeh\u00adle. Ins\u00adbe\u00adson\u00adde\u00adre Vec\u00adtor AES<\/span> k\u00f6nn\u00adte bei den Kryp\u00adto-Minern auf Inter\u00ades\u00adse sto\u00ad\u00dfen, das nun in AVX2<\/span>, also 256 Bit Brei\u00adte aus\u00adge\u00adf\u00fchrt ist. Ers\u00adte Miner-Her\u00adstel\u00adler haben bereits ange\u00adk\u00fcn\u00addigt<\/a>, es unter\u00adst\u00fct\u00adzen zu wollen.<\/p>\n

<\/a><\/p>\n

Smart Access Memory<\/strong><\/p>\n

Eigent\u00adlich ein Fea\u00adture, das die kom\u00admen\u00adde Rade\u00adon RX<\/span> 6000 (RDNA2<\/span>) mit\u00adbringt. Aller\u00addings ist f\u00fcr die Nut\u00adzung ein Chip\u00adsatz der 500er Serie und ein Ryzen 5000 n\u00f6tig. Damit kann der Pro\u00adzes\u00adsor auf den kom\u00adplet\u00adten Spei\u00adcher\u00adbe\u00adreich der Rade\u00adon-Gra\u00adfik\u00adkar\u00adte zugrei\u00adfen, was in eini\u00adgen Spie\u00adlen zus\u00e4tz\u00adlich ein paar Pro\u00adzent Leis\u00adtung frei\u00adset\u00adzen soll.<\/p>\n

<\/a><\/p>\n\n

Beim Umbau von Zen 1 auf Zen 2 hat AMD<\/span> abge\u00adse\u00adhen vom Sockel kaum einen Stein auf dem ande\u00adren gelas\u00adsen. Man den\u00adke nur an das Chip\u00adlet-Design mit in unter\u00adschied\u00adli\u00adchen Pro\u00adzes\u00adsen her\u00adge\u00adstell\u00adten Dies. Dage\u00adgen wirkt der Umstieg auf Zen 3 bei\u00adna\u00adhe wie eine klei\u00adne Evo\u00adlu\u00adti\u00adon; hier ein paar gr\u00f6\u00ad\u00dfe\u00adre Buf\u00adfer, dort ein paar Ports mehr, schlie\u00df\u00adlich ist das Chip\u00adlet-Design qua\u00adsi gleich geblieben.<\/p>\n

<\/a><\/span><\/p>\n

Trotz\u00addem spricht AMD<\/span> bei Zen 3 von der gr\u00f6\u00df\u00adten \u00c4nde\u00adrung bis\u00adher, bei\u00adna\u00adhe von einer neu\u00aden Archi\u00adtek\u00adtur. Gemeint ist hier weni\u00adger das Drum\u00adher\u00adum, das Pack\u00ada\u00adging, als viel\u00admehr die Ker\u00adne selbst. In der Tat wur\u00adde hier ordent\u00adlich umge\u00adbaut wie wir gese\u00adhen haben. So f\u00e4llt der ver\u00adspro\u00adche\u00adne Leis\u00adtungs\u00adzu\u00adwachs auch ver\u00adh\u00e4lt\u00adnis\u00adm\u00e4\u00ad\u00dfig gro\u00df aus. Nach\u00addem sich dies\u00admal die Anzahl der Ker\u00adne nicht und die Takt\u00adra\u00adten kaum ge\u00e4n\u00addert haben, muss der Zuwachs \u00fcber\u00adwie\u00adgend von der h\u00f6he\u00adren IPC<\/span> (Ins\u00adtruc\u00adtions per Cycle) kom\u00admen. Nach\u00addem es schon von Bull\u00addo\u00adzer auf Zen 52 % waren und von Zen auf Zen 2 noch ein\u00admal 15 %, sind nun aber\u00admals 19 % h\u00f6he\u00adre IPC<\/span> bemerkenswert.<\/p>\n

<\/a><\/p>\n

Da der Design\u00adschwer\u00adpunkt auf k\u00fcr\u00adze\u00adren Laten\u00adzen inner\u00adhalb der der Ker\u00adne lag, soll es inbe\u00adson\u00adde\u00adre beim 1080p-Gam\u00ading erheb\u00adli\u00adche Vor\u00adtei\u00adle geben, je nach Titel bis zu 50 % (im Mit\u00adtel 26 %). Aber auch f\u00fcr Anwen\u00addun\u00adgen, ins\u00adbe\u00adson\u00adde\u00adre wenn es sich um Sin\u00adgle-Thread-Last han\u00addelt, soll ein ordent\u00adli\u00adches Plus \u00fcbrig blei\u00adben, wie fol\u00adgen\u00adde Dia\u00adgram\u00adme des Her\u00adstel\u00adlers veranschaulichen.<\/p>\n

Aus\u00adf\u00fchr\u00adli\u00adche Tests der neu\u00aden Ryzen-CPUs auf Zen 3 Basis gibt es in unse\u00adrer Review\u00ad\u00fcber\u00adsicht<\/a>.<\/p>\n

 <\/p>\n","protected":false},"excerpt":{"rendered":"

In die\u00adsem Arti\u00adkel beleuch\u00adten wir die tech\u00adni\u00adschen Details der den neu\u00aden AMD<\/span> Ryzen 5000 Pro\u00adzes\u00adso\u00adren zugrun\u00adde lie\u00adgen\u00adden neu\u00aden Zen-3-Archi\u00adtek\u00adtur und schau\u00aden, wo AMD<\/span> die Hebel ange\u00adsetzt hat, um den laut AMD<\/span> schnells\u00adten Gam\u00ading-Pro\u00adzes\u00adsor rea\u00adli\u00adsie\u00adren zu k\u00f6nnen. <\/p>\n

Bevor wir uns die zahl\u00adrei\u00adchen \u00c4nde\u00adrun\u00adgen bei Zen 3 anschau\u00aden, zun\u00e4chst ein Blick dar\u00adauf, was gleich geblie\u00adben ist gegen\u00ad\u00fcber Zen 2 und den bis\u00adhe\u00adri\u00adgen Ryzen-3000-Pro\u00adzes\u00adso\u00adren der \u201cMatisse\u201d-Familie. Aber\u00admals hat AMD<\/span> es geschafft, das neue Modell in das Kor\u00adsett des im Jahr 2017 f\u00fcr Ryzen ein\u00adge\u00adf\u00fchr\u00adten und im OEM-Bereich bereits seit 2016 f\u00fcr Bris\u00adtol Ridge ver\u00adwen\u00adde\u00adten Sockel AM4<\/span> zu zw\u00e4n\u00adgen. Nach Bris\u00adtol Ridge, Sum\u00admit Ridge, Raven Ridge, Raven 2, Pin\u00adna\u00adcle Ridge, Picas\u00adso, Matis\u00adse und Renoir ist Ver\u00admeer damit nun schon der neun\u00adte Typ, der auf der sel\u00adben Platt\u00adform lauf\u00adf\u00e4\u00adhig ist. Das haben nicht ein\u00admal Sockel 7 und Sockel AM2<\/span>(+) geschafft.<\/p>\n

Viel Ver\u00adgn\u00fc\u00adgen beim Lesen. (\u2026) Wei\u00adter\u00adle\u00adsen \u00bb<\/a><\/p>\n","protected":false},"author":2,"featured_media":29295,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"wp_typography_post_enhancements_disabled":false,"ngg_post_thumbnail":0,"footnotes":""},"categories":[2,8],"tags":[],"class_list":["post-59509","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-artikel","category-prozessoren","entry"],"share_on_mastodon":{"url":"","error":""},"_links":{"self":[{"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/posts\/59509","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/comments?post=59509"}],"version-history":[{"count":33,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/posts\/59509\/revisions"}],"predecessor-version":[{"id":59712,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/posts\/59509\/revisions\/59712"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/media\/29295"}],"wp:attachment":[{"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/media?parent=59509"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/categories?post=59509"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.planet3dnow.de\/cms\/wp-json\/wp\/v2\/tags?post=59509"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}