Conroe Intels Zukunft
- Ersteller mocad_tom
- Erstellt am
mocad_tom
Admiral Special
- Mitglied seit
- 17.06.2004
- Beiträge
- 1.234
- Renomée
- 52
Im Inq drei Meldungen:
http://www.the-inquirer.com/?article=24586
>They have two times 2MB of L2 cache, but Conroe processors
>will come in both two times 2MB and two times 4MB flavours.
Abkehr vom shared/smart Cache?
http://www.the-inquirer.com/?article=24781
>RT/Rockton is basically managed code, Java and .NET, acceleration in mostly
>hardware, with some software assist too.
Virtualisierung nochmal einen Schritt weiter gedacht.
http://www.the-inquirer.com/?article=24788
>Expect the chips to be on the market earlier than expected, most likely in Q3 2006
Intel drückt aufs Gas - damit Intel zur IDF Fall etwas zum herzeigen hat.
Das brauchen sie aber auch. Wer bei den Intel-Zahlen auf die Desktop- und Server-Zahlen geachtet hat, der konnte sehen, das der Umsatz leicht zurückging, und das nach der Einführung vom Potomac, Cranford und Smithfield.
http://www.intel.com/pressroom/archive/releases/20050719corp.htm
Digital Enterprise Group Microprocessor revenue:
Q2/2005 4,603
Q2/2004 4,679
Aus diesem Grund muss wohl jetzt unplanmässig auch noch schnell der P4 580 reingeschoben werden. Damit kann die Preissenkung mitte August kommen.
Grüße,
Tom
http://www.the-inquirer.com/?article=24586
>They have two times 2MB of L2 cache, but Conroe processors
>will come in both two times 2MB and two times 4MB flavours.
Abkehr vom shared/smart Cache?
http://www.the-inquirer.com/?article=24781
>RT/Rockton is basically managed code, Java and .NET, acceleration in mostly
>hardware, with some software assist too.
Virtualisierung nochmal einen Schritt weiter gedacht.
http://www.the-inquirer.com/?article=24788
>Expect the chips to be on the market earlier than expected, most likely in Q3 2006
Intel drückt aufs Gas - damit Intel zur IDF Fall etwas zum herzeigen hat.
Das brauchen sie aber auch. Wer bei den Intel-Zahlen auf die Desktop- und Server-Zahlen geachtet hat, der konnte sehen, das der Umsatz leicht zurückging, und das nach der Einführung vom Potomac, Cranford und Smithfield.
http://www.intel.com/pressroom/archive/releases/20050719corp.htm
Digital Enterprise Group Microprocessor revenue:
Q2/2005 4,603
Q2/2004 4,679
Aus diesem Grund muss wohl jetzt unplanmässig auch noch schnell der P4 580 reingeschoben werden. Damit kann die Preissenkung mitte August kommen.
Grüße,
Tom
rkinet
Grand Admiral Special
a) nun, shared Cache paßt nicht zu Netburst.mocad_tom schrieb:
Auch wenn Intel dafür noch 'echte' Dual-Core (Smithfield = 2 Xeon DP auf einem Chip) entwickelt, der gemainsame L2 wäre einfach nur eine Bremse für solch ein Design.
b) Der 4.0 GHz P4 580 ist ne Überraschung. Allerdings muss Intel ja schon wg. dem Smithfield viele 1M-Prescott fertigen und mit der neuen Revision B soll ja der Stromverbrauch etwas sinken, was umgekehrt die 4 GHz in Serie machbar erscheinen läßt. Und wg. FX57 wohl jetzt doch notwendig macht.
Der 2M-Prescott hat zudem eine langsamere L2-Anbindung, was ihn in der Praxis kaum noch sinnvoll macht.
c) P4-Preisrunde im August ? Die Fabs von Intel sind auf Vollast (auch weil Flash gefertigt werden), da sollte man nicht viel erwarten.
mocad_tom
Admiral Special
- Mitglied seit
- 17.06.2004
- Beiträge
- 1.234
- Renomée
- 52
http://www.the-inquirer.com/?article=25073
Intel sorgt dafür das es nicht langweilig - wenn schon kein konkretes Silizium, dann halt das zukünftige Nummernschema. Was ist nun mit dem Sossaman?
Ein Server-Yonah? In 32 bit
Und warum gibt es parallel zum Woodcrest noch den Sossaman?
Ich bin schon gespannt auf den Woodcrest, eine Überraschung(getrennte L2-Caches) jagd die andere(höhere Leistungsaufnahme -> dann wahrscheinlich auch höhere Takte)
http://xtremesystems.org/forums/showthread.php?t=59753&page=1&pp=25bb
FX-55 (San Diego): 4026.33 MHz
Dothan 780: 4327.40 MHz
Wieso kann man die Dothans höher jagen als die San Diegos?
http://www.the-inquirer.com/?article=25071
FB-DIMM ist auf Kurs. 16GB Speicherausbau bei 4x4GB-Module:
Grüße,
Tom
Intel sorgt dafür das es nicht langweilig - wenn schon kein konkretes Silizium, dann halt das zukünftige Nummernschema. Was ist nun mit dem Sossaman?
Ein Server-Yonah? In 32 bit
Und warum gibt es parallel zum Woodcrest noch den Sossaman?
Ich bin schon gespannt auf den Woodcrest, eine Überraschung(getrennte L2-Caches) jagd die andere(höhere Leistungsaufnahme -> dann wahrscheinlich auch höhere Takte)
http://xtremesystems.org/forums/showthread.php?t=59753&page=1&pp=25bb
FX-55 (San Diego): 4026.33 MHz
Dothan 780: 4327.40 MHz
Wieso kann man die Dothans höher jagen als die San Diegos?
http://www.the-inquirer.com/?article=25071
FB-DIMM ist auf Kurs. 16GB Speicherausbau bei 4x4GB-Module:
Grüße,
Tom
Dresdenboy
Redaktion
☆☆☆☆☆☆
So etwas ist wohl aus dem Grund, das es sich nicht um Ottomotoren handelt, nicht einfach zu beantwortenmocad_tom schrieb:
Da reicht es, wenn die AMD-Entwickler beim akt. Stepping schon zufrieden waren, wenn dieser und jener Speedpath bis 3 GHz wunderbar in den Toleranzgrenzen bleibt, und schon haben wir einen FX, der außerhalb seiner Grenzen betrieben, nicht ganz so weit kommt.
Bei solchen Taktunterschieden ggüber Normaltakt verschieben sich auch viele Relationen, so daß auch z.B. Wire delay, Gate delay und Via delay irgendwo nicht mehr so gut aufeinander abgestimmt sind. Dann noch ein anderes Backrezept für die Wafer u. etwas empfindlichere PLLs und wir können die Suche einstellen
rkinet
Grand Admiral Special
Es erscheint unwahrscheinlich, daß der 'Sossaman' nur ein umgelabelter Yonah ist.mocad_tom schrieb:aus diesem Posting
http://www.the-inquirer.com/?article=25073
Intel sorgt dafür das es nicht langweilig - wenn schon kein konkretes Silizium, dann halt das zukünftige Nummernschema. Was ist nun mit dem Sossaman?
Ein Server-Yonah? In 32 bit
Und warum gibt es parallel zum Woodcrest noch den Sossaman?
Ich bin schon gespannt auf den Woodcrest, eine Überraschung(getrennte L2-Caches) jagd die andere(höhere Leistungsaufnahme -> dann wahrscheinlich auch höhere Takte)
Hier dürte Intel die EM64T implementiert haben, da ja auch der (aktuelle) Vorgänger = LV Irwindale eine EM64T CPU hat.
Intel hat ja schon vor Monaten angekündigt, daß 12-15 Dual-Core Designs in der Entwicklung sind. Da ist neben Yonah und Merm auch noch locker Platz für einen speziellen 'Sossaman'.
Vielleicht ist beim Yonah die EM64T bereits integriert, wird aber (aus Stromspargründen) dort nicht aktiviert (s. HT-Geschichte). Oder erst bei einer neue Maskenrevision wird EM64T freigeben (Schließlich ist der Yonah das erete 65nm Produkt und wird da so einfach wie möglich das Design halten wollen).
mocad_tom
Admiral Special
- Mitglied seit
- 17.06.2004
- Beiträge
- 1.234
- Renomée
- 52
Pat Gelsinger hat in einem Interview gemeint, das er in Sachen Erweiterbarkeit dem Prescott hinterherweint. Der PM-Kern ist nicht so Modular aufgebaut, als das man ihm das schnell hineinpropfen kann. Der Merom/Conroe/Woodcrest wird mit ziemlicher Sicherheit der erste PM-64 sein.
Und diese Stromspar-Ausflüchte sind an den Haaren herbeigezogen. Der Dothan ist vor einem Monat für Xeon-Server-Boards freigegeben worden, um dem A64 in den Blades etwas entgegenzustellen. Welche Gründe sollte es geben beim Yonah 64-bit zu deaktivieren - nein, der Yonah hat EM64T nicht drin.
Grüße,
Tom
Und diese Stromspar-Ausflüchte sind an den Haaren herbeigezogen. Der Dothan ist vor einem Monat für Xeon-Server-Boards freigegeben worden, um dem A64 in den Blades etwas entgegenzustellen. Welche Gründe sollte es geben beim Yonah 64-bit zu deaktivieren - nein, der Yonah hat EM64T nicht drin.
Grüße,
Tom
rkinet
Grand Admiral Special
a) Intel hat ja durch den Merom schon Vorarbeiten zu einer mobilen EM64T CPU abgeschlossen. Samples gehen wohl in diesen Tages an die Kunden raus.mocad_tom schrieb:
Der Yonah ist im ersten Produktions-Design (=Maskenrevision) schon seit längerem definiert und bei den OEMs. Er sollte ja urspünglich sogar schon in Q4'05 auf den Markt kommen, was aber den OEMs wg. Produktzyklen zu früh erschien.
b) Für den Sossaman hatte Intel so ca. ein halbes Jahr länger Entwicklungszeit und eben auch Zugriff auf fertige EM64T Implementierungen wie beim Merom. Zudem hat der Sossaman ja eine längere Lebensdauer (H1 und H2'06 angegeben), sodaß eine 32 Bit Übergangsphase unrealistisch erscheint.
Zur Erinnerung: Der Prescott erhielt sein EM64T von einer kleinen Zahl Intel-Ingenieure in aller Heimlichkeit verpasst. Da wurde hemdsärmlich nach AMD64 Unterlagen das Feature integriert und es war die Erstimplementierung.
c) Intel hat den Xeon auf 64 Bit umgestellt und es erscheint sehr unlogisch daß ein Dual-Core Produkt für 2006 praktisch am 2/3 GByte Limit und nur mit alter 32 Bit Software arbeiten soll.
d) Es stehen low power Lösungen für Apple aus - natürlich auch hier 64 Bit zu erwarten.
e) Wäre der Sossaman eine 32 Bit CPU, hätte Intel ihn doch sicherlich als Dual-Core Nachfolger der neuen P-M Serverlinie bezeichnet und nicht als Nachfolger einer 64 Bit CPU.
f) Die Plattform 'Bensley' gilt für alle neuen Xeone in 2006, was für eine reine Umbenennung des Yonah doch sehr ungewöhnlich erscheint.
g) Stromsparfunktion - vieles im P-M und in den dazu passenden Chipsätzen ist komplett aufs stromsparen bei niedrigem Takt optimiert. Eine Server-CPU benötigt sowas nun wirklich nicht, da muss der TDP bei mittlerer Last und Vollast gut sein.
f) Der P-M wurde bereits um das NX-Bit Feature erweitert - ein nicht unbeträchtlicher Eingriff in die Speicherverwaltung der CPU. Der Weg bis EM64T ist da wirklich nicht mehr weit.
Mein Tip beim Sossaman:
Ein Mischling aus Yonah = 2M gemeinsamer Cache,
aber Merom-Core = EM64T - gut als Mainstream low power Dual-Core verwendbar und
eben 'Bensley'-kompatiblen Bus (FSB667, andere CPUs mit FSB800).
Intel ist sicherlich heute in der Lage, CPUs aus Teildesigns neu zusammen zu stellen.
mocad_tom
Admiral Special
- Mitglied seit
- 17.06.2004
- Beiträge
- 1.234
- Renomée
- 52
Und wie meinst du schaffen die das mit der Validierung des Sossaman als PM-64 in so kurzer Zeit?
>Zur Erinnerung: Der Prescott erhielt sein EM64T von einer kleinen Zahl Intel-Ingenieure
>in aller Heimlichkeit verpasst. Da wurde hemdsärmlich nach AMD64 Unterlagen das
>Feature integriert und es war die Erstimplementierung.
Zur Erinnerung:
http://chip-architect.com/news/2003_03_26_Prescott_clues_for_Yamhill.html
Der Prescott wurde von Anfang an mit Hintertürchen designed.
Grüße,
Tom
Edit:
Yonah(garantiert kein 64bit) hatte tape out im Oktober:
http://www.theinquirer.net/?article=18964
Der Dempsey hatte Tape Out im Dezember:
http://67.19.9.2/?article=20199
Seitdem wird wie wild validiert, der Sossaman hätte demnach ca 3 Monate Zeit gehabt um mit 64bit bestückt zu werden - never ever.
>Zur Erinnerung: Der Prescott erhielt sein EM64T von einer kleinen Zahl Intel-Ingenieure
>in aller Heimlichkeit verpasst. Da wurde hemdsärmlich nach AMD64 Unterlagen das
>Feature integriert und es war die Erstimplementierung.
Zur Erinnerung:
http://chip-architect.com/news/2003_03_26_Prescott_clues_for_Yamhill.html
Der Prescott wurde von Anfang an mit Hintertürchen designed.
Grüße,
Tom
Edit:
Yonah(garantiert kein 64bit) hatte tape out im Oktober:
http://www.theinquirer.net/?article=18964
Der Dempsey hatte Tape Out im Dezember:
http://67.19.9.2/?article=20199
Seitdem wird wie wild validiert, der Sossaman hätte demnach ca 3 Monate Zeit gehabt um mit 64bit bestückt zu werden - never ever.
Zuletzt bearbeitet:
rkinet
Grand Admiral Special
a) Dempsey != Sossamanmocad_tom schrieb:
b) Intel hat ja seit dem Prescott (bzw. den letzen Steppings vom Sommer 2004) ein funktionsfähiges x64 Design. Es erscheint nun wirklich nicht verwegen, daß man dies innerhalb eines 1 Jahres (Jan'04 wurde EM64T off. von Intel bekannt gegeben - Sossaman erstmals Ende 2004) auch ins P-III Design überträgt.
c) Wirklich interessant und komplex in derEntwicklung sind HT-Cores für das P-M Design incl. Virtualisierung. Aber sowas ist ja schon 6-9 Monate nach Einführung des Sossaman beim Merom vorgesehen.
d) Schon oft wurde die Sinnfrage des 'Sossaman' unter dem Aspekt Yonah und Merom gestellt. Einzig sinnvoll erscheint es, daß Intel hier aus beiden Entwicklungsreihen eine CPU designed hat, die mit relativ langer Lebensdauer (>= 1 Jahr) den low power Servermarkt bedienen soll, der lt. Intel Diagramm nur in 64 Bit vorliegt.
mocad_tom
Admiral Special
- Mitglied seit
- 17.06.2004
- Beiträge
- 1.234
- Renomée
- 52
http://www.x86-secret.com/index.php?option=newsd&nid=809
Liest du hier irgendetwas von EM64T?
Diese 36Bit Memory Adressing sind Nieschen-Lösungen und lassen sich nur mit angepasster Software ansprechen.
Den Dempsey brachte ich ins spiel um dir zu zeigen, wieviel Zeit die Validierung des Dempsey braucht und wie klein das Zeitfenster für eine zusätzliche Implementierung damals war.
Yonah-Tape-Out im Oktober
Spätester Termin für Sossaman Tape-Out wäre Dezember/Januar um die Validierung gebacken zu bekommen.
Virtualisierung wird im Yonah-Core bereits integriert sein - wurde auch von Anfang an als Feature hineindesigned.
Nochmal antworte ich dir nicht mehr auf deine fadenscheinigen Begründungen.
Grüße,
Tom
Liest du hier irgendetwas von EM64T?
Diese 36Bit Memory Adressing sind Nieschen-Lösungen und lassen sich nur mit angepasster Software ansprechen.
Den Dempsey brachte ich ins spiel um dir zu zeigen, wieviel Zeit die Validierung des Dempsey braucht und wie klein das Zeitfenster für eine zusätzliche Implementierung damals war.
Yonah-Tape-Out im Oktober
Spätester Termin für Sossaman Tape-Out wäre Dezember/Januar um die Validierung gebacken zu bekommen.
Virtualisierung wird im Yonah-Core bereits integriert sein - wurde auch von Anfang an als Feature hineindesigned.
Nochmal antworte ich dir nicht mehr auf deine fadenscheinigen Begründungen.
Grüße,
Tom
Zuletzt bearbeitet:
Dresdenboy
Redaktion
☆☆☆☆☆☆
Intel spricht von Sossaman als eindeutigen 32bit-Prozessor (hier wären Hintertürchen für 64bit sehr unwahrscheinlich aufgrund der ganz anderen Umstände):
http://blogs.zdnet.com/BTL/?p=1647
Und die 36bit-PAE-Geschichte kennen wir ja auch seit langem im IA-32-Bereich.
http://blogs.zdnet.com/BTL/?p=1647
Und die 36bit-PAE-Geschichte kennen wir ja auch seit langem im IA-32-Bereich.
rkinet
Grand Admiral Special
Mein Gott -mocad_tom schrieb:aus diesem Posting
http://www.x86-secret.com/index.php?option=newsd&nid=809
Liest du hier irgendetwas von EM64T?
Diese 36Bit Memory Adressing sind Nieschen-Lösungen und lassen sich nur mit angepasster Software ansprechen.
welches in 2006 aktuelle OS soll die 36 Bit Adressierung denn nutzen ?
Etwa als RAM-Disk ?
Die 36 Bit bedeuten, daß der Chipsatz entsprechend auch adressieren kann.
Das riecht nach EM64T - das ist 64 Bit.
Meiner Erinnerung nach wurde nach dem Artikel auch schon bzgl. EM64T spekuliert.
(s. http://www.heise.de/ct/05/01/016/
Auch im Artikel selbst: Il supportera également l'EM64T ("36 bit memory addressing")
s. auch: http://www.hardware-mag.de/hardware.php?id=323&page=2
Intel liefert den Pentium 4 mit Extended Memory 64 Technolgie mit einer Adressbusbreite von 36 Bit aus.
36 Bit sind natürlich auch identisch zu PAE und NX-Bit.
Merkwürdig ist natürlich, daß Intel mit Sossaman und Yonah zwei ähnliche CPUs ausliefert, wobei dann nur Sossaman die 64 Bit hätte.
Technisch fast unerklärlich, in der Produktstrategie IA64/ EM64T und eben auch in der Bezeichnung 'EM64T' = nur zur Adresserweiterung aber nachvollziehbar.
Bem: Ich hab das Bild von Yonah Prototypen zusammen mit aktuellen Cores nicht mehr griffbereit (war aber bei http://www.hkepc.com/ )
Aber der Core ist für 65nm etwas groß geraten, wenn man den PM und dort das Verhältnis Core zum L2 beachtet.Das bedeutet nicht, daß der Yonah nun 64 Bit kann. Aber die Geschichte 'HT' zeigt ja, daß Intel Zukunftstechnik früh plant und auch die Fertigung einfließen läßt, aber nicht für die Kunden aktiviert bzw. voll funktionsfähig integriert (s. bei den ersten Prescott-Steppings bzgl. EM64T)
Intel hat auch beim Prescott die 64 Bit 'ewig' bestritten.Dresdenboy schrieb:
Obiger Artikel spricht von der Einführung des Sossaman zunächst als Single-Core - dies widerspricht aber eindeutig der Intel-Roadmap bzgl. Sossaman.
Auch widerspricht eben die 36 Bit Adressierung = Bensley Plattform einer Neueinführung einer 32 Bit CPU.
Zuletzt - Intel hätte den Sossaman als 32 Bit Bit eben als Nachfolger der PM-Reihe beim Server auf die Roadmap genommen, nicht aber als Xeon aufgeführt (s. http://www.the-inquirer.com/images/articles/powero.gif )
Natürlich ist dies alles Spekulation - aber unter diesem Punkt steht der Beitrag ja eh.
Zuletzt bearbeitet:
mocad_tom
Admiral Special
- Mitglied seit
- 17.06.2004
- Beiträge
- 1.234
- Renomée
- 52
Intel muss eine Antwort auf diese Geschichte finden:
http://www.the-inquirer.com/?article=25130
!!! schnell !!!
http://www.angstrom.com/products/titan64_quadrablade.htm
Bei Heise konnte man nachlesen, das schon OctaBlades in der Entwicklung sind:
http://www.heise.de/newsticker/result.xhtml?url=/newsticker/meldung/58859&words=OctaBlade
Deshalb gibts auch die Opteron 865HE.
Und hier muss Intel die Zeit verkürzen bis Woodcrest fertig ist.
Der Sossaman wird in die Geschichte eingehen als der kurzlebigste Server-Prozessor ever - ein halbes Jahr
Grüße,
Tom
http://www.the-inquirer.com/?article=25130
!!! schnell !!!
http://www.angstrom.com/products/titan64_quadrablade.htm
Bei Heise konnte man nachlesen, das schon OctaBlades in der Entwicklung sind:
http://www.heise.de/newsticker/result.xhtml?url=/newsticker/meldung/58859&words=OctaBlade
Deshalb gibts auch die Opteron 865HE.
Und hier muss Intel die Zeit verkürzen bis Woodcrest fertig ist.
Der Sossaman wird in die Geschichte eingehen als der kurzlebigste Server-Prozessor ever - ein halbes Jahr
Grüße,
Tom
rkinet
Grand Admiral Special
Ohne 64 Bit inside würde der Sossaman eh zum Ladenhüter werden.mocad_tom schrieb:aus diesem Posting
Intel muss eine Antwort auf diese Geschichte finden:
http://www.the-inquirer.com/?article=25130
http://www.angstrom.com/products/titan64_quadrablade.htm
Bei Heise konnte man nachlesen, das schon OctaBlades in der Entwicklung sind:
http://www.heise.de/newsticker/result.xhtml?url=/newsticker/meldung/58859&words=OctaBlade
Deshalb gibts auch die Opteron 865HE.
Und hier muss Intel die Zeit verkürzen bis Woodcrest fertig ist.
Der Sossaman wird in die Geschichte eingehen als der kurzlebigste Server-Prozessor ever - ein halbes Jahr
Intel kann ihn dann Itanium-Kunden dazuschenken (für Router, Printserver etc.)
Viel verkürzen wird Intel nicht können, es müssen erst genügend Fabs auf 65nm umgerüstet sein. Zudem dürfte Intel auch schon für 45nm (=Ende 2007 erste Fab) an Serverlösungen arbeiten, sodaß der 65nm Zeitplan kaum groß abgeändert werden dürfte.
AMD wird eben weiter seinen Marktanteil erhöhen und kann gerade im (echten) Dual-Core Markt jetzt punkten. Sowohl der Dual-Core, als auch dann die Anbindung zu weiteren CPUs ist bei Intel eben sehr schwach ausgebildet.
Hier dürften erst neue Konzepte mit integriertem Memory-Controller und separatem Bus für CPU<->CPU Kommunikation weiter helfen.
Natürlich könnte Intel einfach den Socket 940 oder 1207 lizensieren (kostet ja nichts - s. Patentabkommen) und viel früher mitziehen - aber dazu ist Intel (glücklicherweise) zu unflexibel bei der Roadmap.
Dresdenboy
Redaktion
☆☆☆☆☆☆
In dem Heise-Artikel steht:rkinet schrieb:
Also genau, was ich auch schrieb.
Für den Prescott und Nocona waren da 36 Bit auch noch ausreichend. So konnte man 36 Bit Adressraum im 64bit-Modus ermöglichen und dafür gleich die PAE-Zusatzbits nutzen. Physikalisch sind das ja 36 Bit, waren nur umständlicher zu nutzen.rkinet schrieb:
EM64T kann ja auch bis virtuell oder gar physikalisch 64 bit gehen. Das derzeitige PAE aus unpraktischen Gründen nicht.rkinet schrieb:
Die Yonah-Cores wirken größer, weil dazwischen noch ein großer Arbiter steckt und der Cache auch nur noch halb so groß ist. Dagegen müssten dich doch die wenigen Transistoren Unterschied gegenüber Dothan (15 Mio. IIRC) stutzig machen.rkinet schrieb:
Von der Fläche kannst du hier keine Schlüsse ziehen, da 65 nm design rules != 90 nm design rules.
Sossaman muß ja auch nicht zwangsweise schon 64 bit enthalten. Schließlich sind bei Intel ja viele Kerne in der Entwicklung, wo auch offiziell EM64T drauf ist, während neben Prescott nur noch Dothan ein neuer Kern war (IA64 mal außen vor) und somit nicht so viele Kandidaten übrig blieben.
Das sagt aber gar nichts aus.rkinet schrieb:
Und die 32bittigkeit (mit möglichem 36 bit physikalischem Adressraum) ist kein Klotz am Bein für den Einsatz in stromsparenden Blade-Centern o.ä. Es gibt immer noch genug HPC-Anwendungen, die nicht soviel GB an Speicher benötigen, aber Rechenleistung, und dann vorzugsweise für eine niedrige Stromrechnung.
Captn-Future
Moderation DC, P3DN Vize-Kommandant
Sockel 940 bei Intel würde aber bedeuten das AMD-Opterons auch auf Intel-Chipsätzen laufen würden! Das bedeutet, daß es durchaus möglich wäre Opteron Server mit Intel Chipsätzen zu bauen. Da würde sich ja Intel selbst ein Grab schaufeln da man der Konkurrenz die Entwicklung abnehmen würde. Siehe nforce4 Professional.
Sollten dann auf solchen Intel Sockel 940/1207 Mainboards Opterons nicht laufen wäre der nächste Prozess wegen dem Monopolverhalten vorprogrammiert. Das wäre ja ne ganz blöde Sache für Intel.
Sollten dann auf solchen Intel Sockel 940/1207 Mainboards Opterons nicht laufen wäre der nächste Prozess wegen dem Monopolverhalten vorprogrammiert. Das wäre ja ne ganz blöde Sache für Intel.
rkinet
Grand Admiral Special
Die Kommunikation zu den Chipsätzen ist weltweit genormt - s. Hypertransport.Captn-Future schrieb:
Eine M8-Mutter paßt auch auf jede M8 Schraube - egal ob eine von Intel, VIA oder Obi.
G
Gast29012019_2
Guest
Captn-Future schrieb:
Warum sollte darin ein AMD laufen, nur weil der Opteron evt. darin paßt heißt das noch lange nicht das er darin auch läuft, ich denke mal nicht das jenes zueinander kompatibel sein wird.
mocad_tom
Admiral Special
- Mitglied seit
- 17.06.2004
- Beiträge
- 1.234
- Renomée
- 52
Und nie vergessen - zwischen Prozessor und Sockel immer eine Beilagscheibe unterlegen.
HTr ist ein offener Standart, aber ccHTr ist davon ausgeschlossen und AMD-only.
Intel hat für zukünftige Sockel FB-DIMM und CSI.
Ob CSI überhaupt bei normalen Desktop-Kisten verwendet wird - ich glaub fast nicht.
Grüße,
Tom
HTr ist ein offener Standart, aber ccHTr ist davon ausgeschlossen und AMD-only.
Intel hat für zukünftige Sockel FB-DIMM und CSI.
Ob CSI überhaupt bei normalen Desktop-Kisten verwendet wird - ich glaub fast nicht.
Grüße,
Tom
mocad_tom
Admiral Special
- Mitglied seit
- 17.06.2004
- Beiträge
- 1.234
- Renomée
- 52
Aufbau Woodcrest:
Der Woodcrest tritt als ein Busteilnehmer auf.
Um den FSB zu entlasten sind zwei FB-DIMM Lanes im Sockel 771 vorgesehen.
Aufbau Cloverton:
Hier läuft es wieder ähnlich wie beim Smithfield. Zwei Die auf einem Package, damit auch zwei Busteilnehmer. Pro Woodcrest kann nur eine FB-DIMM-Lane nach draussen verdrahtet werden.
Mit diesem Board lässt sich schließlich ein 8-Kern-System bauen:
Grüße,
Tom
Code:
______________________________________________
| | | |
| FSB | Core1 | 2 Ch. |---->FB-DIMM-Bänke
| 1066MHz |______________| FB- |
| Quad- | | DIMM |
| Pumped | Core2 | MCT |---->FB-DIMM-Bänke
|__________________|______________|____________|Um den FSB zu entlasten sind zwei FB-DIMM Lanes im Sockel 771 vorgesehen.
Aufbau Cloverton:
Code:
________________________________________________
| |
| MCM |
| _____________________________________________ |
| | | | | |
| | FSB | Core1 | 1 Ch. |---->FB-DIMM-Bänke
| | 1066MHz |______________| FB- | |
| | Quad- | | DIMM | |
| | Pumped | Core2 | MCT | |
| |_________________|______________|____________| |
| _____________________________________________ |
| | | | | |
| | FSB | Core1 | 1 Ch. |---->FB-DIMM-Bänke
| | 1066MHz |______________| FB- | |
| | Quad- | | DIMM | |
| | Pumped | Core2 | MCT | |
| |_________________|______________|____________| |
|______________________________________________|Hier läuft es wieder ähnlich wie beim Smithfield. Zwei Die auf einem Package, damit auch zwei Busteilnehmer. Pro Woodcrest kann nur eine FB-DIMM-Lane nach draussen verdrahtet werden.
Mit diesem Board lässt sich schließlich ein 8-Kern-System bauen:
Grüße,
Tom
Zuletzt bearbeitet:
rkinet
Grand Admiral Special
http://www.computerbase.de/news/hardware/prozessoren/intel/2005/august/intels_conroe-prozessor/
Intel wird den Conroe sicherlich durchpeitschen, aber es wird dauern, bis die Fabs alle umgerüstet sind. AMD kann per Fab36 da viel massiver den Schnitt zur 65nm Fertigung machen, wobei aber der Dual-K8 Nachfolger erst 2007 auf der Roadmap steht.
Die 65nm hat Intel per Yonah schon fast in der Fertigung (Achtung: nur 2 von 11 Fabs dafür dann zunächst umgerüstet) und das erste echte neue Produkt jetzt also im Vortest bei Intel.
Intel wird den Conroe sicherlich durchpeitschen, aber es wird dauern, bis die Fabs alle umgerüstet sind. AMD kann per Fab36 da viel massiver den Schnitt zur 65nm Fertigung machen, wobei aber der Dual-K8 Nachfolger erst 2007 auf der Roadmap steht.
rkinet
Grand Admiral Special
http://www.anandtech.com/tradeshows/showdoc.aspx?i=2503&p=2
Alles in x86-64 (Win XP x64 läuft darauf),
65nm und als Fusion von P4 und P-M.
Der Conroe also mit 60 Watt TDP , sein Woodcrest-Verwandter (und der Conroe EE) mit 80 Watt. Das dürfte trotz geringeren Abmessungen durch die 65nm Fertigung noch handhabbare Stromverbrauchswerte ergeben.
AMD ist mit seinen heutigen 67 Watt beim Single-Core und 65 Watt beim Opteron HE also schon auf der neuen Verbrauchslinie.
Alles in x86-64 (Win XP x64 läuft darauf),
65nm und als Fusion von P4 und P-M.
Der Conroe also mit 60 Watt TDP , sein Woodcrest-Verwandter (und der Conroe EE) mit 80 Watt. Das dürfte trotz geringeren Abmessungen durch die 65nm Fertigung noch handhabbare Stromverbrauchswerte ergeben.
AMD ist mit seinen heutigen 67 Watt beim Single-Core und 65 Watt beim Opteron HE also schon auf der neuen Verbrauchslinie.
mocad_tom
Admiral Special
- Mitglied seit
- 17.06.2004
- Beiträge
- 1.234
- Renomée
- 52
http://www.heise.de/ct/05/18/038/default.shtml
>Der noch in 90 nm gefertigte Whitefield könnte bis zu vier x86-Kerne mit insgesamt
>16 MByte L2-Cache sowie einen integrierten Speicher-Controller für Fully Buffered
>DIMM auf einem Chip zusammenfassen.
Der Stiller hätte mal lieber besser aufpassen sollen, der vertut sich in letzter Zeit häufiger mit Intel-Prozessoren.
Hier ist der Die zum ersten mal zu sehen:
Von links nach rechts Merom 2MB, Conroe 2MB, Conroe 4MB, Woodcrest 4MB, Whitefield 16MB.
Man sieht es nur Ansatzweise, aber der Whitefield sieht fast aus wie 2 Woodcrest(mit je 8MB L2).
Evtl. werden diese 2 Woodcrest über eine Art SRQ verbunden.
Und der Inq verzapft auch schmarrn, von wegen unified Cache.
Grüße,
Tom
>Der noch in 90 nm gefertigte Whitefield könnte bis zu vier x86-Kerne mit insgesamt
>16 MByte L2-Cache sowie einen integrierten Speicher-Controller für Fully Buffered
>DIMM auf einem Chip zusammenfassen.
Der Stiller hätte mal lieber besser aufpassen sollen, der vertut sich in letzter Zeit häufiger mit Intel-Prozessoren.
Hier ist der Die zum ersten mal zu sehen:
Von links nach rechts Merom 2MB, Conroe 2MB, Conroe 4MB, Woodcrest 4MB, Whitefield 16MB.
Man sieht es nur Ansatzweise, aber der Whitefield sieht fast aus wie 2 Woodcrest(mit je 8MB L2).
Evtl. werden diese 2 Woodcrest über eine Art SRQ verbunden.
Und der Inq verzapft auch schmarrn, von wegen unified Cache.
Grüße,
Tom
Zuletzt bearbeitet:
![mtb][sledgehammer](/data/avatars/m/1/1883.jpg?1596828194){kind=avatar}
mtb][sledgehammer
Grand Admiral Special
Also wenn ich mir Intels Beurteilung der Performance/Watt-Entwicklung von Northwood zu Prescott ansehe, dann muss ich doch sehr stark anzweifeln, wie realistische deren Zukunftsprognosen sind
![:]](https://www.planet3dnow.de/vbulletin/images/smilies/rolleyes.gif "Augen rollen (sarkastisch) :]")
![mtb][sledgehammer](/data/avatars/s/1/1883.jpg?1596828194){kind=avatar}