Whitefield gecancelt - Chaos bei Intel

S

Starcraftfreak

Vice Admiral Special
Mitglied seit
02.04.2004
Beiträge
851
Renomée
7
Siehe hier: http://www.theinquirer.net/?article=27192

Ok, ist vom Inq, aber ich finde, das ist wirft Intel wirklich meilenweit zurück. Der Whitefield war die große Hoffnung gegen den Opteron - was macht Intel ohne den?

Naja, Glück für AMD, dann bleibt Zeit den Marktanteil im Serverbereich auszubauen.
 
Starcraftfreak schrieb:
Siehe hier: http://www.theinquirer.net/?article=27192

Ok, ist vom Inq, aber ich finde, das ist wirft Intel wirklich meilenweit zurück. Der Whitefield war die große Hoffnung gegen den Opteron - was macht Intel ohne den?

Naja, Glück für AMD, dann bleibt Zeit den Marktanteil im Serverbereich auszubauen.
Zum Vergrößern anklicken....
Mit Hoffnung alleine kann man keine Server bestücken, was soll denn so besonders am Whitefield gewesen sein? Tee kochen? Bügeln? Die Kinder zur Schule bringen?
 
> was soll denn so besonders am Whitefield gewesen sein?

CSI und IMC

Mit dem Cloverton stehen sie Ende 2006 vor dem selben Problem wie mit dem Paxville jetzt schon - der FSB limitiert.
Sie müssten dann einen Chipsatz mit 4 FSBs realisieren um performant zu bleiben usw.

Grüße,
Tom
 
Bokill schrieb:
CSI

Und was ist das? Eine amerikanische Krimi-Soap?
Zum Vergrößern anklicken....
Es war einmal x86-64,
dann kam eine Zauberfee und plötzlich gabs auch EM64T.

Nachdem es 'nur' um die MP-Plattform geht,
Intel eigentlich nichts in Hypertransport Qualität in der Pipeline haben kann,
könnte der stille Einstieg in Hypertransport ein Ausweg sein.

Wahrscheinlich werden wir erst die Hntergründe genauer einschätzen können, wenn die daten des AMD So.1207 bekannt sind. Intel dürfte die langsam kennen, sodaß hier sicherlich das Problem entsteht.
Ansich erscheint der Whitefield ja machbar, aber wenn er zu lahm ist ...

---
http://www.heise.de/newsticker/meldung/65317

end of FSB bei Intel

Intel verabschiedet sich (beim Xeon MP) vom Frontsidebus.
Eine Ära geht zuende ...
 
>Intel verabschiedet sich (beim Xeon MP) vom Frontsidebus.
>Eine Ära geht zuende ...

Jawoi und da Kaisa is sechzig gwordn. *lol* ??? *lol*

CSI: common high-speed serial interconnect

Man weiß ja nichts genaues, aber scheinbar wollte CSI und der IMC nicht so recht unter einen Hut.

Möglich wäre jetzt folgende Plattform:

Code: 
            CPU2
                |
CPU1 - Chipsatz - CPU3
                |
            RAM

Wobei es sich nur um Punkt-zu-Punkt-Verbindungen handelt und der komplexe Teil steckt im Chipsatz.

Grüße,
Tom
 
mocad_tom schrieb:
Möglich wäre jetzt folgende Plattform:

Code: 
            CPU2
                |
CPU1 - Chipsatz - CPU3
                |
            RAM

Wobei es sich nur um Punkt-zu-Punkt-Verbindungen handelt und der komplexe Teil steckt im Chipsatz.
Zum Vergrößern anklicken....
Wohl eher dann:

Code: 
DC-Core0 - Chip    - DC-Core2
DC-Core1 -     satz - DC-Core3
                 | | | |   
                 | | | |
                 4*2 RAM (=min. 8 Riegel nötig)

Schließlich sollte ja zumindest der Woodcrest überboten werden, oder ?

Intel könnte natürlich an jeden zweifach & DC-Core noch FBDIMM hängen ... aber dann sind wir wohl fast am Socket 1207 Design !?

Vielleicht könnte Intel auch Netburst für die Chipsätze verwenden, also 2,5 - 3 GHz beim Core und 4-5 GHz Chipsätze, die dann auch alle Anfragen der CPUs bedienen können ?

Natürlich wird Intel alles daran setzen, das Konzept der Chipsätze zu retten.
Aber der Versuch mit Whitefield scheint schon gescheitert zu sein.
also:

Caneland-Plattform mit der Tigerton-CPU

s. http://www.heise.de/newsticker/meldung/65317

Bei Codenamen ist Intel echt kreativ, oder ?
Bleibt aber immer noch das Problem beim RAM. FBDIMM in je doppelter Ausführung und min. 4-fach (s. Woodcrest) sollten es da aber schon sein.
Bei den Transferraten sehe ich aber schon den 4-5 GHz Chipsatz vor meinem geistigen Auge ...
 
*glaubses*

bild.jpg


*glaubses*

Ohne hier flamen zu wollen, aber hier hat sich Intel ein richtiges Ei gelegt.
 
bild.jpg


Ist doch ne wahre Wunder-CPU der Whitefield.
89 Watt und überragende Performance ... scheinbar hat bei Intel keiner ein c't Abo ;D

---
http://www.marketwatch.com/news/sto...id=373&siteid=bigcharts&tool=1&dist=bigcharts

"Intel is clearly struggling with competition from AMD," said Martin Reynolds, an analyst at the technology research firm Gartner Inc.

Jetzt auch in Börseninfos ... Tigerton statt Whitefield.
Allerdings hat Intel nach eigenen Angaben ja über ein Dutzend Multi-Core Designs in der Entwicklung.
Bis 2007 ist noch lang, da ist vielleicht noch ne andere 'Mietzekatze' besser als 'Tigerton'


Was ein Glück, daß Intel den Itanium noch in Reserve hat (s. http://www.heise.de/newsticker/meldung/65317
 
Zuletzt bearbeitet:
Die wichtigste Auswirkung des Roadmap Änderung ist nicht das Whitefield stirbt, sondern dass sich CSI verzögert (oder gar ganz gestrichen wird). Dies hat enorme Auswirkungen auf zukünftige Itanium Platformen -- IMHO hat Intel keine 4 Jahre mehr um was neues zu bringen. So gesehen könnte das ein Indiz sein, dass Intel selbst die IA64 Platform still und heimlich killen will....
 
Das Problem ist: Die High-Speedinterconnects wachsen nicht auf Bäumenm, und kann die nicht mal so eben abpflücken.

Da bleiben:

1. HyperTransport (um`s Verrecken nicht),

2. RapidIO (ähnlich unwahrscheinlich),

3. PCI-Express (unwahrscheinlich, dann kann ja jeder mit diesem Interconnect CPUs damit bauen),

4. Es ist eine Fehlinterpretation, Gerücht "nur mit dem Hintergrund" doch nicht den Itanium mit der x86-64 Plattform mit einem gemeinsamen "Bus" verschmelzen zu lassen.

5. ...

6. ...

MFG Bobo(2005)
 
Das Problem ist: Die High-Speedinterconnects wachsen nicht auf Bäumenm, und kann die nicht mal so eben abpflücken.
Zum Vergrößern anklicken....
Intel hat da schon einiges im Repertoire, das einzige was bisher fehlt ist ein passendes Koherenzmodell.

3. PCI-Express (unwahrscheinlich, dann kann ja jeder mit diesem Interconnect CPUs damit bauen),
Zum Vergrößern anklicken....

Wer sagt den, daß Intel es nicht genauso wie AMD macht und auf eine generische Basistechnologie eine propreritäre Protokoll-Extension (vgl. c-HT) drauf setzt? Bei FBDIMM nutzt man auch schon die gleiche physikalische Schicht wie bei PCIe.

4. Es ist eine Fehlinterpretation, Gerücht "nur mit dem Hintergrund" doch nicht den Itanium mit der x86-64 Plattform mit einem gemeinsamen "Bus" verschmelzen zu lassen.
Zum Vergrößern anklicken....

Solange Intel keinen x86 Chip mit CSI auf den Markt bringt, gibts den erhofften Spareffekt nicht. D.h. IA64 bleibt erst mal auf PAC611 festgenagelt => Bandbreitenproblem ungelöst, höhere Platformkosten. Sogesehen ist es eine logische Konsequenz.
 
@Bokill
Diese gemeinsame Plattform für Whitefield+Tukwila war wirklich geplant:
http://www.golem.de/showhigh2.php?file=/0506/38646.html&wort[]=tukwila


Intel bricht die Xeon MP-Reihe und die Itanium-Sparte gleichzeitig weg.

Momentan laufen die Potomacs mit 8MB L3-Cache und 3,33GHz auf der Truland-Plattform. Allerdings ist der FSB schon so eng, das Intel den Tulsa mit 16MB L3-Cache ausstatten muss, um möglichst viel aus dem Cache heraus bedienen zu können.

Der Paxville Xeon DP zeigt jetzt schon wo es krankt - der Flaschenhals FSB.

Auch die Bensley-Plattform für den Dempsey, Woodcrest, Cloverton wird mal an seine Grenzen stoßen.
Spätestens der Cloverton mit zwei Woodcrest auf einem MCM macht den FSB schon wieder sehr dicht - dort hängen dann wieder 4 Kerne an einem FSB.

Der Tigerton ist Plan B, den Intel noch in der Hinterhand hat - Mitte 2007 !muss! der Tulsa abgelöst sein - ein !heute! eingekauftes 4-Sockel-8-Kern-Opteron-System kann dem in Q3 2006 erscheinenden Tulsa das Leben schon sehr schwer machen.

@HenryWince
>Die wichtigste Auswirkung des Roadmap Änderung ist nicht das Whitefield stirbt,
>sondern dass sich CSI verzögert (oder gar ganz gestrichen wird). Dies hat enorme
>Auswirkungen auf zukünftige Itanium Platformen -- IMHO hat Intel keine 4 Jahre
>mehr um was neues zu bringen. So gesehen könnte das ein Indiz sein, dass Intel
>selbst die IA64 Platform still und heimlich killen will....

Meiner Meinung nach bekommt der Itanium nie wieder ein Bein auf den Boden.
Ist nicht die Poulson-Entwicklungstruppe(der Tukwila-Nachfolger) aufgelöst worden?
http://www.the-inquirer.com/?article=26519
>The last I heard, Intel's Poulson project was internally de-funded,
>but that is not a definite, and can be reversed. That could be undone.

Nun verzögert sich auch der CSI+IMC-Sockel auf unbestimmte Zeit.

>Wer sagt den, daß Intel es nicht genauso wie AMD macht und auf eine
>generische Basistechnologie eine propreritäre Protokoll-Extension (vgl. c-HT)
>drauf setzt? Bei FBDIMM nutzt man auch schon die gleiche physikalische
>Schicht wie bei PCIe.

Man kann es nicht oft genug sagen - Hut ab vor den Architektur-Entwicklern bei AMD. Dieses ccHTr-Protokoll, der integrierte MemController und das System Request Interface musste auch erst entwickelt werden.

Und jetzt will AMD die Direct Connect Architecture auf bis zu 32 Sockel aufbohren.
32 Sockel x 4 Kerne = 128 Kerne als glueless ccNUMA-System - kein Wunder das Intel hier Panik schiebt *suspect*

Grüße,
Tom
 
tja, ich verfolge fast schweigend und augenreibend die meldungen der letzten tage:alle "hoffnungen", intel könnte schnell und baldigst (=2006) erweisen sich nun als trügerisch. das einzige was sie taten in den letzten monaten: pr-blasen ablassen. was machte amd in der gleichen zeit: ihre konkurrenzfähigkeit ausbauen mit fab36. und nun wird ja auch noch klarer, warum die neue fab doch mit 90nm gefahren wird, anstatt mit den ursprünglichen 65nm: amd hat es schlicht nicht nötig, bereits die nächsten fässer an (schieß-)pulver zu verfeuern. solange sich konkurrenzfähige produkte mit "alter", bekannter und zuverlässiger technik herstellen lassen...

das jahr ´06 gehört ihnen, nur der (lächerlich unaufwendige) umstieg auf ddr2 und der (wichtige) umstieg auf 65nm muß geschafft werden, nichts weiter, null druck, endlich kapazitäten frei für neue ideen...

und mit dem umstieg auf den neuen server-sockel werden wir auch erstmals 65nm quad-core-cpus sehen. :)

p.s.: man stelle sich mal vor, amd hätte solch ein "konkurenz-produkt" abgeliefert wie intel nun mit ihrem dual-core-xeon. das ist nicht nur peinlich für intel, es ist schon selbst-verursachter rufmord. dell wird spätestens mitte ´06 amd cpus anbieten...
 
Das Erstaunliche ist ja, dass Intel nun schon seit 4 Jahren von AMDs Glueless MP Systemen weiß. Offensichtlich hat Intel aber entweder die Kompetenz der AMD- (und damit auch ehemaliger DEC-) -Mitarbeiter unterschätzt oder sie haben die ohnehin hohe Kundenbindung noch überschätzt oder sie haben ganz einfach das Potenzial dieser Technologie unterschätzt.

Anders lässt es sich IMO nicht erklären, dass Intel 4 Jahre nach den ersten Ankündigungen über die Opteron Topologie nichts präsentieren kann, was es damit aufnehmen kann, außer natürlich Cache bis zum Umfallen. In ein paar Wochen oder Monaten schaffen sie vielleicht den Anschluss zur Athlon MP Plattform (mit dem neuen Chipsatz mit zwei teuren Prozessorbussen), und wer weiß wo AMD ist, bis Intel es nun schafft CSI auf den Markt zu bringen.
 
Kann aber auch sein, daß AMD die Architektur und den Angriff auf Intel sehr lange und umfassend (auch im Hinblick auf verfügbare Fertigungstechnologien usw.) geplant hat und die Intel-Aufklärer das zu spät mitbekommen haben, so daß sie in relativ kurzer Zeit was Entsprechendes nachbauen mußten. Intel mag mehr Ressourcen haben, aber wenn AMD ihr Gesamtkonzept sagen wir mal 10 Jahre geplant hat, dann schafft Intel es wohl nicht in 4, jedenfalls nciht so umfassend.

Vielleicht hat Intel die Gefahr auch einfach unterschätzt, denn im Grunde haben sie seit dem Pentium 3 keine klare langfristige Linie gehabt. Wenn ich mich recht erinnere, sollte der P3 weitergehen, bis der Itanium alles übernimmt, die 32bit-Schwäche hätte man mit langsamerer Evolution des P3 übertüncht. Aber wegen dem "blöden" zu schnellen Athlon mußte erstmal der P4 als Übergangslösung her, und ab da seh ich bei Intel keine klare Linie mehr, sondern nur Rumgedoktere an verschiedenen Baustellen, wenn auch auf hohem Niveau.

@Treverer: Da muß ich aber doch widersprechen, AMD wird sicher nicht auf 65nm erstmal verzichten, weil sie es nicht nötig haben, sondern es wird wohl eine leichte Verzögerung gegeben haben (die aber dank Intel nicht gefährlich ist). Denn AMD will ja nebenbei auch Geld verdienen, und das geht mit 65nm eben besser. Bestimmt ist die Fab36 einfach zu früh fertig geworden ;)


Aber es zeigt sich eben wieder, daß kleinere Firmen sich nciht einfach was vom Kuchen abschneiden können, die große muß auch aufhören, ihn aufzuessen.
 
Treverer schrieb:
das einzige was sie taten in den letzten monaten: pr-blasen ablassen. was machte amd in der gleichen zeit: ihre konkurrenzfähigkeit ausbauen mit fab36. und nun wird ja auch noch klarer, warum die neue fab doch mit 90nm gefahren wird, anstatt mit den ursprünglichen 65nm: amd hat es schlicht nicht nötig, bereits die nächsten fässer an (schieß-)pulver zu verfeuern. solange sich konkurrenzfähige produkte mit "alter", bekannter und zuverlässiger technik herstellen lassen...

das jahr ´06 gehört ihnen, nur der (lächerlich unaufwendige) umstieg auf ddr2 und der (wichtige) umstieg auf 65nm muß geschafft werden, nichts weiter, null druck, endlich kapazitäten frei für neue ideen...
Zum Vergrößern anklicken....
AMD hat zusammen mit IBM den 65nm Prozess entwickelt - und IBM fertigt ja auch noch in 90nm. Erst Q2'06 zeichnen sich erste 65nm Produkte bei IBM ab, da ist die Verzögerung bei AMD nicht mehr überraschend.

Zudem hat AMD jetzt 3 Linien komplett auf 90nm zur Verfügung:
- Fab30
- Fab36
- Chartered ab Q2'06 (fertigen seit kurzen den (DSL-SOI) 90nm Tricore für die XBox 360)

AMD kann sich also Entwicklungskosten für den 1:1 Shrink der 90nm Produkte sparen und dann 2007 gleich mit dem angekündigten neuen Core beginnen.

Wenn man die thermischen Daten vom Presler oder Yonah/ Merom betrachtet kann AMD mit den 'alten' 90nm Designs locker mithalten. Und Waferfläche ist ja auch genügend zur Verfügung, zumindest Manchester un
dcht)

Bokill schrieb:
Das Problem ist: Die High-Speedinterconnects wachsen nicht auf Bäumenm, und kann die nicht mal so eben abpflücken.

Da bleiben:

1. HyperTransport (um`s Verrecken nicht), ...
Zum Vergrößern anklicken....

Geduld - EM64T wurde ja von AMD übernommen.

Intel hätte technische Vorteile von Hypertransport und AMD könnte nie weiter sein, da HyperTransport ja genormt ist.
Nachdem Intel schon bei eigene OEM-Boards jetzt sogar fremde Chipsätze einsetzt, müßte alle 'moralischen' Hemmschwellen eh gefallen sein.
Es ginge mit HTr eben sehr schnell brauchbare Performance zu erreichen. Außerdem wäre so sogar der Itanium an diese Infrastruktur leicht anpaßbar und würde endlich brauchbare Datentransferleistungen erhalten.

Auch geht es hier ja nur um ein kleines Teilsegment des ganzen Marktes.
Der Xeon DP und seine zukünftigen Nachfolger werden das Problem der Kommunikation zwischen vielen externen Sockets eh nie bekommen.
Daher kann ich mir gut vorstellen, daß Intel hier pragmatisch das Thema lößt.
Denn es nützt Intel nichts, 1-2 Jahre Verzögerung zu haben, nur weil man erst etwas Neues, aber ähnliches entwickeln muss.

Intel könnte seine Kapazität viel sinnvoller nutzen, PCIe wieter zu entwickeln bzw. schnelle Standard-Verbindungen zwischen weiter entfernten CPUs (Cluster, Blades) zu definieren. Da wäre die enge Koordination zu Hyper Transport sinnvoll.

Der Börse wäre das eh alles egal - Hauptsache Intel bekommt zügig ein stabil laufendes Konkurrenzprodukt zu den Opteronen.
Auch sieht Intel seine Zukunft (=Wachstum) eher im Multimedia Bereich und allen kompakten, mobilen Design.
Klar, Intel kann unlogisch handeln.Aber die Zeit arbeitet gegen propriätäre Lösungen.
 
Zuletzt bearbeitet:
rkinet schrieb:
Geduld - EM64T wurde ja von AMD übernommen.

Intel hätte technische Vorteile von Hypertransport und AMD könnte nie weiter sein, da HyperTransport ja genormt ist.
Nachdem Intel schon bei eigene OEM-Boards jetzt sogar fremde Chipsätze einsetzt, müßte alle 'moralischen' Hemmschwellen eh gefallen sein.
Es ginge mit HTr eben sehr schnell brauchbare Performance zu erreichen. Außerdem wäre so sogar der Itanium an diese Infrastruktur leicht anpaßbar und würde endlich brauchbare Datentransferleistungen erhalten.
Zum Vergrößern anklicken....

Andererseits könnte man auch seitens AMD eine Lizenzierung verweigern und sich damit erstmal einen gewissen Vorsprung sichern bzw. die Konkurrenz nicht unnötig schnell erstarken lassen. Je nach Lizenzgebühren könnte das aber auch eine richtige Goldgrube werden..!
 
RavenTS schrieb:
Andererseits könnte man auch seitens AMD eine Lizenzierung verweigern und sich damit erstmal einen gewissen Vorsprung sichern bzw. die Konkurrenz nicht unnötig schnell erstarken lassen. Je nach Lizenzgebühren könnte das aber auch eine richtige Goldgrube werden..!
Zum Vergrößern anklicken....
http://www.hypertransport.org/consortium/cons_members.cfm

Der Standard ist offen für alle - ohne Lizenzgebühr.

Apple hat ja dabei ein Konzept verwirklicht (Memory-Controller in der Northbridge),
was ähnlich zu Intels Bedarf wäre.


Ebenso ja auch PCIe, daß von Intel federführend entwickelt wurde:
http://www.pcisig.com/specifications/pciexpress/
 
rkinet schrieb:
http://www.hypertransport.org/consortium/cons_members.cfm

Der Standard ist offen für alle - ohne Lizenzgebühr.

Apple hat ja dabei ein Konzept verwirklicht (Memory-Controller in der Northbridge),
was ähnlich zu Intels Bedarf wäre.


Ebenso ja auch PCIe, daß von Intel federführend entwickelt wurde:
http://www.pcisig.com/specifications/pciexpress/
Zum Vergrößern anklicken....
Das stimmt so nicht, als aktiver Member im HTr-Konsortium musst du schon was zahlen.

Pikant an der Sache ist, dass Apple ebenso schon lange Member im HyperTransportkonsortium drin ist. Zudem ist AMD zwar Erster unter Gleichen, aber AMD bestimmt nicht alleine Im HTr-Konsortium.

Die Frage ist, ob und wie intel bereit ist einen weiteren Gesichtsverlust hinzunehmen. Ähnliche Technologie haben sie ja schon länger (DMI ab dem i915/i925).

MFG Bobo(2005)
 
Bokill schrieb:
Das stimmt so nicht, als aktiver Member im HTr-Konsortium musst du schon was zahlen.

Die Frage ist, ob und wie intel bereit ist einen weiteren Gesichtsverlust hinzunehmen.
Zum Vergrößern anklicken....
Richtig, aber Intel dürfte die Beiträge aus der Portkasse nehmen können.

Wenn http://www.itjungle.com/tlb/tlb102505-story02.html recht hat,
kommt bei AMD per So. 1207 (und M2 ?) der komplette HTr 2.0 Standard, also 1,4 GHz Basistakt. Dazu noch DDR-II /-III vorbereitet je Socket.

Da sehen alle bisherigen Bus-Konzepte von Intel mager aus.
Bliebe noch PCIe V2 oder ne Variante davorn, nur AMD denkt ja auch schon an HTr V3.


Natürlich wäre es ein kleiner Gesichtsverlust, aber es betrifft einen bescheidenen Markt.
Und HTr 2 oder V3 könnte Intel ohne Wettbewerber-Vorteile zeitgleich haben und vielleicht sogat schneller in Verkaufsprodukte umsetzen.

Unter richtigem Gesichtsverlust sehe ich folgendes: http://www.hardtecs4u.de/?id=1130334496,76169,ht4u.php
Foxtron kurzfristig gestrichen, nur 1,6 statt 2,0 GHz max. und alles auch noch 1/2 Jahr später.
Man stelle sich vor, Intel hätte zwei HTr Hypertransport Links à 32 Bit zu zwei externen L3 Cache-DIEs (SRAM-Designs nutz Intel eh für Fertigungstests) geführt und einen gleichen zur Northbridge. Auch mit nur 800 MHz Basistakt wäre der Itanium gerannt wie nix und überschaubare Fertigungskosten gehabt.


Zumindest zeigt das Drama wieder, daß Intel nur kurzfristig denkt.
Intern grandiose Ziele auf Termin setzen, dann erstes Silicium fertigen und die Designs realitätsnah zusammen stutzen.
Nur so ist z.B. erklärbar, weshalb Intel den Zwischensocket 423 baute - man hatte was kurzfristig vergessen und einfach alles neu definiert. Beim Desktop war das nicht so dragisch, der Markt ist eh kurzlebig. Bei Servern hingegen werden viele immer nervöser.
 
http://news.com.com/Intel+pushes+back+Itanium+chips,+revamps+Xeon/2100-1006_3-5911316.html

The high-speed interconnect is a significant change for Intel--but customers won't have to wait until 2007 to see how well they do, said one source familiar with the chipmaker's plans. In fact, the interconnect will make its debut in the second quarter of 2006 with Intel's "Dempsey" processor, a dual-core chip designed for dual-processor systems.
Zum Vergrößern anklicken....

PCI Express - FB-DIMM - dedicated high-speed interconnect
teilen sich den selben physical Layer *noahnung*

Grüße,
Tom
 
OBrian schrieb:
@Treverer: Da muß ich aber doch widersprechen, AMD wird sicher nicht auf 65nm erstmal verzichten, weil sie es nicht nötig haben, sondern es wird wohl eine leichte Verzögerung gegeben haben (die aber dank Intel nicht gefährlich ist). Denn AMD will ja nebenbei auch Geld verdienen, und das geht mit 65nm eben besser. Bestimmt ist die Fab36 einfach zu früh fertig geworden ;)
Zum Vergrößern anklicken....

über diese problematik wurde schon mal vor langer zeit hier diskutiert - natürlich ohne abschließendes ergebnis. bei der diskussion ging/geht es um das problem der technischen marktführerschaft (intel ist immer rund ein jahr voraus beim shrinking) und um das ökonomisch sinnvolle timing beim wechsel des herstellungsprozesses.

also: natürlich kann es sein, daß amd 65nm auf 300mm wafern nicht so einfach in den griff hat. zumindest nicht so "leicht", wie es bei 90nm der fall wäre/ist. und sicher wäre es fein, wenn amd bereits in 65nm produzieren würden können, um mehr dies pro wafer herstellen zu können. NUR! ich denke man darf auch nicht vergessen, daß das längere nutzen einer "veralteten" technologie immer einfacher und billiger ist, als immer die neueste und teuerste zu verwenden. solange amd JETZT mit 90nm ebenso verdient, wie sie es würden, wenn sie zwar effektiver aber wegen der investitionen zuerst teurer in 65nm produzieren würden, solange gibt es doch keinen wirklichen grund bereits jetzt zu wechseln. vielmehr bleibt der pfeil im köcher: mitte nächsten jahres ist intel vielleicht konkurrenzfähiger, doch amd braucht dann nur den dann billigeren (als heute), unter weniger streß zu vollziehenden wechsel auf 65nm vollziehen.

nebenbei:
es war ja auch die rede davon, die "alte" fab30 doch noch auf 65nm umzustellen. ich könnte mir vorstellen, daß sie dies sogar machen, bevor dann die neue fab36 dran ist. vor mitte ´06 brauchen sie keine cpus in 65nm, um konkurrenzfähig zu bleiben. weder von der thermischen noch von der rechenleistung her, sehe ich da ein problem, insbesondere, nachdem sich alle intel versprechen in luft auflösten. (was im übrigen auch heißt: nächstes jahr wird es noch langweiliger - die einzigen highlights werden die steigenden marktanteil- und netto-gewinne von amd sein.) zusätzliche rechenleistungsteigerungen wird es geben nur durch leichte takterhöhungen und wechsel zu ddr2. da kommt natürlich die frage auf, wo bräuchte amd 65nm? ich denke: primär im notebook-sektor und für quad-cores. der bedarf ließe sich zu beginn wohl locker mit einer umgerüsteten fab30 decken. und wenn dann die nachfrage überall so steigt (weil dell endlich amd verkauf *lol* ), tja, dann wird es wohl zeit für amd zum ende 06 die neue fab auch auf 65nm unmgestellt zu haben. ist natürlich alles spekulatius...
 
Treverer schrieb:
also: natürlich kann es sein, daß amd 65nm auf 300mm wafern nicht so einfach in den griff hat. zumindest nicht so "leicht", wie es bei 90nm der fall wäre/ist. und sicher wäre es fein, wenn amd bereits in 65nm produzieren würden können, um mehr dies pro wafer herstellen zu können.

NUR! ich denke man darf auch nicht vergessen, daß das längere nutzen einer "veralteten" technologie immer einfacher und billiger ist, als immer die neueste und teuerste zu verwenden.

nebenbei:
es war ja auch die rede davon, die "alte" fab30 doch noch auf 65nm umzustellen.
Zum Vergrößern anklicken....
Nun, die Fab36 ist ja voll auf 65nm (teils auch 45nm) ausgelegt. Aber das betrifft ja die untersten Schichten der Wafer, die darüberliegenden Ebenen sind gröber.

Meiner Meinung nach hängt die Verzögerung mit der Prozessentwicklung bei IBM zusammen. Die fertigen ja auch erst Mitte'06 erste 65nm Produkte und die Fab36 nutzt praktisch die gleichen Prozesse.

AMD hat es zudem weder nötig die 65nm schnell zu verwenden, noch ist es wirtschaftlich wirklich nötig. Auch kann AMD eben so sowohl in der Fab30, der Fab36 und bei Chartered die gleichen Cores verwenden. Und ursprünglich war lediglich ein 1:1 Shrink 90 nach 65nm für 2006 geplant. Erst 2007 stehen ja auf 65nm optimierte Cores auf dem Plan - AMD spart sich so den Zwischenschritt, von dem der Kunde keinen Vorteil hat.

Intel fertig jetzt in 65nm. Aber der Presler/ Cedar Mill ist lediglich ein 1:1 Shrink und der Yonah hat nur den gemeinsamen L2 und die Zusatzlogik dafür als Neuheit. Erst Merom / Conroe bringt dann echtes (optimiertes) 65nm Design für den Kunden.

Ich war bei der 90nm /Fab36 zuerst enttäuscht. Aber ein 65nm Skrink hätte den Kunden kaum etwas gebracht, aber eben Zusatzaufwand und -kosten für AMD verursacht.
Der jetzige Weg ist billiger und auch sicherer für AMD.
 

Ähnliche Themen

eratte
AMD Radeon RX 6400/6500/6600/6650/6700/6750/6800/6900/6950 (XT) (Navi2x/RDNA2/PCIe 4.0): Tests/Meinungen im Netz. Links in Post 1
64 65 66
Antworten
2K
Aufrufe
132K
eratte
eratte
eratte
News Intel/ARM/AMD: Sicherheitslücken Meltdown & Spectre V1, V2 etc. (Links in Post 1)
29 30 31
Antworten
760
Aufrufe
99K
eratte
eratte
MusicIsMyLife
Monster-Cube: Wakü-Projekt 2020 Feat. 2x Little Devil LD PC-V8
2 3 4
Antworten
78
Aufrufe
14K
WindHund
WindHund
Oromis
[Lesertest] Be Quiet! Dark Rock 3 - Dunkle Schönheit
Antworten
4
Aufrufe
3K
teckone
T
S
Ein neues MB samt zubehör
Antworten
13
Aufrufe
2K
unterstudienrat
unterstudienrat
Zurück
Oben Unten