IBM und AMD mit Abkehr von SOI?

Nach neuesten Gerüchten von Fudzilla könnten die kommenden 45nm Prozessoren von AMD die letzten auf Basis von SOI (Silicon on Isolator) gewesen sein. Sowohl IBM, als auch AMD sollen demnach zum Bulk-Fertigungsprozess zurückkehren.

Nachdem AMD und ATIC die Gründung von "The Foundry Company" bekanntgegeben hatten, waren bereits erste Gerüchte aufgetaucht, dass die Fab 38 für einen Bulk-Prozess eingerichtet werden könnte. Allerdings schrieb man dies bislang der Tatsache zu, dass man als Auftragsfertiger nicht nur CPUs, sondern auch GPUs und Chipsätze fertigen wird.

SOI soll beim 32nm Prozess keinerlei Vorteile mehr bieten und soll dafür verantwortlich sein, dass im 65nm Prozess keine höheren Taktfrequenzen erreicht wurden.

Fudzilla berichtet, dass man auf eine high-k Bauweise umschwenken wird, die Intel bereits seit längerem verwendet. Dies hat IBM allerdings bereits im letzten Jahr offiziell angekündigt.

Damals hieß es aber auch, dass das neue "high-k/metal gate" Verfahren in 32 nm Strukturbreite mit der Silicon-on-Insulator (SOI) Technik kombiniert werden soll.

<blockquote>"Using high-k/metal gate IBM and its Alliance Partners have been able to successfully shrink the size of a chip by up to 50 percent as compared to the previous technology generation while improving a number of other performance specifications. For example, high-k metal gate chips save about 45 percent total power, an increasingly critical metric in all electronics applications. Together these improvements will help to increase functionality and performance with lower power consumption and improved battery life in mobile devices. For microprocessor applications, this innovation also enables up to 30 percent higher performance as documented in measurements performed by IBM and its Alliance Partners at IBM’s East Fishkill, NY semiconductor manufacturing facility."</blockquote>

<b>Quelle:</b> <a href="http://www.fudzilla.com/index.php?option=com_content&task=view&id=9869&Itemid=1" target="b">AMD to abandon SOI after 45nm </a>


<b>Links zum Thema:</b>
<ul><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1197459231">AMD und IBM ab 2009 mit neuem 32 nm Verfahren</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1195907913">AMD/IBM und TSMC mit neuen Wegen bei Feldeffekttransistoren</a></li></ul>

Ich wette das ist einfach nur aus der Präsentation von "the foundry co." abgeleitet

Ich bin da ja jetzt kein Experte, aber ist es nicht so das eine isolierende Schicht bei kleinerwerdenden Strukturen nicht immer wichtiger wird, bzw mehr bringt?

Weshalb ist den TSMC der SOI Grupper beigetreten?

Hotstepper schrieb:

Ich bin da ja jetzt kein Experte, aber ist es nicht so das eine isolierende Schicht bei kleinerwerdenden Strukturen nicht immer wichtiger wird, bzw mehr bringt?

Weshalb ist den TSMC der SOI Grupper beigetreten?

Zum Vergrößern anklicken....

Soweit ich weiß ist eine Isolierende schicht bei zunehmender Miniaturisierung immer Schwieriger zu realisieren.

Man muss sich vor Augen führen wie dünn solche Materialien dann aufgetragen werden, und wie isolierend die Schicht dann überhaupt noch wirken kann.
Da geht dann einfach irgendwann der Nutzen verloren.

Ragas schrieb:

Soweit ich weiß ist eine Isolierende schicht bei zunehmender Miniaturisierung immer Schwieriger zu realisieren.

Zum Vergrößern anklicken....

Das Oxid im Wafer merkt nicht wie breit die Strukturen auf dem Wafer werden.

Soll das jetzt heißen das SOI eigentlich für die Tonne ist und nur bei der 90nm-Fertigung was gebracht hat?

Ganz ehrlich: würd mich nicht wundern.

Nightshift schrieb:

Man muss sich vor Augen führen wie dünn solche Materialien dann aufgetragen werden, und wie isolierend die Schicht dann überhaupt noch wirken kann.
Da geht dann einfach irgendwann der Nutzen verloren.

Zum Vergrößern anklicken....

Das die Strukturbreite kleiner wird heißt ja nicht das die Isolierschicht dünner wird.

Soll das jetzt heißen das SOI eigentlich für die Tonne ist ....

Zum Vergrößern anklicken....

Meiner Ansicht nach eindeutig ja.Es gab nicht nur für uns interessierte Laien irgendwelche Vorteile zu bemerken noch konnten AMD-Leute jemals einen signifikanten Vorteil beschreiben.
Auszug aus einem Interview bei EETimes mit Udo Nothelfer:

EE Times: Welche Rolle spielt dabei Silicon-on-Insulator (SOI)?

Nothelfer: Das ist eine schwierige Diskussion. Wir haben jetzt reichlich Erfahrung mit SOI gesammelt. Die Daten und Fakten sprechen für sich, bei der Performance pro Watt haben wir einen Vorteil. Aber es ist extrem schwierig, exakt zu quantifizieren, wieviel davon auf die SOI-Technik zurückzuführen ist. Dazu müsste man einmal ein Design mit SOI und das gleiche Design auf Bulk-Silizium implementieren und dabei zudem alle weiteren verwendeten Performance-Features - Dual Liner Stress, Silizium-Germanium - auf die jeweilige Substrattechnik optimiert haben. Wir sind überzeugt, dass wir mit SOI auf dem richtigen Pfad sind und dadurch Vorteile haben.

Zum Vergrößern anklicken....

Schlimmer noch,sie wußten wohl selbst nie genau was es bringen würde.

...dass im 65nm Prozess keine höheren Taktfrequenzen erreicht wurden.

Zum Vergrößern anklicken....

Abwarten, der K8 zumindest wird sich sicher noch mit einem X2 6500 und 3,3GHz verabschieden.Womit sich auch das Rätsel um diesen angeblichen 6500-Kuma auch endlich auflösen wird.
AMD: The highest performance dual core we have ever offered.

pipin schrieb:

[...]

SOI soll beim 32nm Prozess keinerlei Vorteile mehr bieten und soll dafür verantwortlich sein, dass im 65nm Prozess keine höheren Taktfrequenzen erreicht wurden.

[...]

Zum Vergrößern anklicken....

Deswegen schafft IBM mit 65nm SOI auch 5 GHz, weils ja soooooo die Taktbremse ist.

Desti schrieb:

Deswegen schafft IBM mit 65nm SOI auch 5 GHz, weils ja soooooo die Taktbremse ist.

Zum Vergrößern anklicken....

Ich denke es wird eher ein Zusammenspiel aus Takt und Design sein.
Ansonsten wäre es ja auch problemlos möglich ein uraltes CPU Design nur durch Shrinks "aktuell" zu halten. SSE & Co mal aussen vor.

Desti schrieb:

Deswegen schafft IBM mit 65nm SOI auch 5 GHz, weils ja soooooo die Taktbremse ist.

Zum Vergrößern anklicken....

Naja, das ist ja auch ein in-order dual core design, überhaupt nicht vergleichbar

Aber SOI scheint wirklich nichts mehr zu bringen. Was war denn der Vorteil ... Begrenzte Leckströme, man erinnere sich nur an Intels P4 .. da ging auch einiges des Stromverbrauchs auf den non-SOI Prozeß.

Aber seit Intel high-k hat, sind die Core2 CPUs auch im idle Modus richtige Sparmeister. Das einzige was noch für SOI gesprochen hätte / hat war ZRAM. Mehr als 10 MB Cache auf der gleichen Fläche wie heutzutage 2 MB, fantastisch ... nur blöd dass es nicht funktioniert.

So oder so also klar, das SOI ausgediehnt hat. Mit high-k und dem fehlerhaften Z-RAM hats keine Daseinsberechtigung mehr.

@Cordelier:
Hast Du noch nen Link zur X2 6500 Story ?

ciao

Alex

Yup; mit derselben Architektur

Wäre natürlich fatal, wenn es so ist. SOI wurde lange Zeit als Vorteil gesehen. Intel hat mit High-k einen großen Vorsprung.

SOI _war_ ja auch ein Vorteil. Aber das war eben vorgestern.

Desti schrieb:

Deswegen schafft IBM mit 65nm SOI auch 5 GHz, weils ja soooooo die Taktbremse ist.

Zum Vergrößern anklicken....

IBM hat 'heimlich' per Bulkwafer und Lohnfertigung bei Intel gearbeitet

Obiges Gerücht ist eben nur ein Gerücht.

Das SOI-90nm klappte bis 3,2 GHz und SOI-65nm bis 3 GHz beim K8, aber nicht beim K10 ist 'natürlich' auch ein K10-Anti-SOI-65nm Effekt

---
http://www.xbitlabs.com/news/other/..._to_Explore_SOI_Manufacturing_Technology.html

Nvidia to Explore SOI Manufacturing Technology

Noch so ein Gerücht ...

Opteron schrieb:

Mehr als 10 MB Cache auf der gleichen Fläche wie heutzutage 2 MB, fantastisch ... nur blöd dass es nicht funktioniert.

Zum Vergrößern anklicken....

[OT]
Mal rein interessehalber, was funktioniert denn da nicht?

aspro schrieb:

[OT]
Mal rein interessehalber, was funktioniert denn da nicht?

Zum Vergrößern anklicken....

Anscheinend die Massengfertigung, im Labor hats geklappt, aber weiter scheint man icht gekommen zu sein.

ciao

Alex

Hab hier ein Schema wie ein SOI Wafer aussieht und hergestellt wird.



Die Isolierschicht vom Wafer hier z.B. mit 400nm angegeben ändert sich auch nicht wenn man mit den Strukturbreiten kleiner wird.

Das Problem sind die Isolierschichten zwischen den einzelnen Transistoren und vorallem beim Gate.
Wenn man die Breite(Gatelänge) reduziert muss man auch die Höhe reduzieren sonst würde es "umfallen". Deswegen der wahrscheinliche Wechsel zu dem high-k. Vielleicht ist es nicht kompatible mit den SOI - Wafer. Ein anderer Grund könnten vielleicht die Strahlenschäden an der Oberfläche sein, die durch die Ionenimplantation entstehen und nicht komplett repariert werden können.

mfg
chgamauf

Opteron schrieb:

Naja, das ist ja auch ein in-order dual core design, überhaupt nicht vergleichbar

Zum Vergrößern anklicken....

Hääää? Seit wann ist der Power6 InOrder?

PuckPoltergeist schrieb:

Hääää? Seit wann ist der Power6 InOrder?

Zum Vergrößern anklicken....

Ähh .. schon immer ... seit IBM den halt so entworfen hat, oder seit der Chip so heißt ^^
Ausnahmen gibts nur für ein paar exotische BFU (= Binary FPU) Instruktionen:

In general, the POWER6 processor is an in-order
machine, but the BFU instructions can execute slightly out
of order.The divide and square root instructions havemany
empty dispatch slots, and these are utilized by independent
BFU instructions. The BFU noti?es the IDU when these
slots will occur, and the IDU can dispatch in the middle of
these slots. If an exception or error occurs in the middle of
the execution of the divide, a precise exception can still be
achieved by refreshing themachine state fromtheRU.Thus,
there is a mechanism for backing out results from
instructions that would never have occurred since the RU
only commits machine state in order, though the execution
unitsmay update the FPRs and GPRs slightly out of order.

Zum Vergrößern anklicken....

https://researchweb.watson.ibm.com/journal/rd/516/le.pdf

ciao

Alex

Na holla, wie habe ich denn das verschlafen?! War jetzt noch immer von einem OoO-Design wie beim POWER5.

Angedeutet, nun wirds durchgezogen. Passt doch.

Ich vermute eher das man für die low coast Produkte auf Bulk Wafer zurückgreifen will.....vonwegen Perlen vor die Säue.
Die Pizzen dürften ja auch teurer als die Bulk Wafer sein.

@Opteron
"The highest performance dual core we have ever offered." stammt aus einer Email die jemand in einem
SiliconInvestor-Thread reingestellt hat.Der Absender der Email wurde nicht genannt,etwa zweite August-Hälfte.
Hier im ganzen:

Three new products being introduced.
As the Olympics conclude, the global price of oil recedes and the 2H selling season heats up, the AMD Desktop Division is announcing Q4 2008 pricing.
Previously planned for October 6th, new pricing will now become effective on Monday, September 1, 2008. This price change will be significant and will
affect existing desktop processor products, plus a few new products that will be announced! Here is an example of what you can expect:

Fantastic new prices on the entire desktop product stack. Combine these phenomenal processor prices with amazing AMD chipsets and ATI graphics technology
and you have the ability to deliver amazing AMD-based platforms to your customers.

Three exciting new Black Edition products:
AMD Phenom™ X4 9950 Black Edition processors will transition to 125W (same TDP as 9850 Black Edition). This is our highest performance quad core and when
paired with the AMD 790GX Chipset, has been getting rave reviews for its over-clocking capabilities!
AMD will introduce the AMD Phenom X3 8750 Black Edition processor – the first ever unlocked triple core processor!
AMD will also introduce the new AMD Athlon™ X2 6500 Black Edition (product details & positioning available on September 1, with price announcement).
The highest performance dual core we have ever offered – at a great price and it is also unlocked!

Zum Vergrößern anklicken....

Ganz trivial,daher vielleicht auch authentisch.
Auf das fehlende Plus-Zeichen würde ich mich nicht kaprizieren.Meiner Ansicht nach war damit ein 3,3GHz-Brisbane gemeint.
Aber was soll´s.Wir haben jetzt Mitte Oktober und weder Kuma noch 3,3GHz-Brisbane sind vorhanden noch offiziell angekündigt.

Bei Computerbase wurde nicht erwähnt mit welcher Beschreibung man eigentlich bei AMD nachgefragt hatte.Ich nehme mal an es war dieses Gewirre mit
6500,Kuma,Athlon,95-TDP,L3-Cache,usw.. AMDs Aussage dazu,wenn authentisch,das es so eine CPU nicht gibt sollte man akzeptieren und nicht wie es
der Autor gemacht hat diese Story einfach "weiterspinnen".
So wie es aussieht,ist der Expreview-Test kein Beweis dafür das es diese CPU dennoch gibt ,sondern vielmehr bedeutet es das es sich dabei um einen
Fake handelt.Gut gemacht,kann aber jeder mit etwas Geschick und passender Ausrüstung.

Mal abgesehen von diesem "Phantom"-Kuma bleibt die Frage,warum denn eigentlich kein Athlon 64 X2 6500+ Black-Edition mit 3,3GHz-Brisbane erscheint
bzw. erschienen ist.Passt er nicht mehr in die "Landschaft"?