News Erste Screenshots zu einem AMD Magny-Cours Engineering Sample aufgetaucht?

Im Forum von XtremeSystems sind erste CPU-Z Screenshots und einige Benchmarks eines angeblichen Engineering Samples des für das erste Quartal 2010 von AMD geplanten "Magny-Cours" Server-Prozessors mit 12 Kernen aufgetaucht.

<center><a href="http://www.planet3dnow.de/photoplog/index.php?n=7270"><img src="http://www.planet3dnow.de/photoplog/file.php?n=7270" border="1" alt="AMD Magny-Cours CPU-Z Screenshots"></a></center>

Die CPU-Z Version 1.52.3 konnte das Engineering Sample als "Magny-Cours" identifizieren. Mit dem Tool K10Stat soll es weiterhin gelungen sein, zumindest einen Core auf 3,2 GHz zu takten.

<center><a href="http://www.planet3dnow.de/photoplog/index.php?n=7271"><img src="http://www.planet3dnow.de/photoplog/file.php?n=7271" border="1" alt="AMD Magny-Cours CPU-Z Screenshot"></a></center>

Der 12-Kern Prozessor "Magny-Cours" wird auf den neuen Server-Sockel G34 aufsetzen, der 1944 Pins erhalten soll, unter anderem, um die vier Speicherkanäle nach außen führen zu können. Für ein Plug-In Upgrade bestehender Sockel F Systeme wird der "Magny-Cours" - anders als "Shanghai" und "Istanbul" - nicht zu gebrauchen sein.

<b>Quelle:</b> <a href="http://www.xtremesystems.org/forums/showthread.php?t=233565" target="b">XtremeSystems Forum</a>

<b>Links zum Thema:</b>
<ul><li><a href="http://valid.canardpc.com/show_oc.php?id=688269" target="b">CPU-Z 1.52.2 Validierung</a></li><li><a href="http://valid.canardpc.com/show_oc.php?id=691307" target="b">CPU-Z 1.52.3 Validierung</a></li><li><a href="http://valid.canardpc.com/show_oc.php?id=691493" target="b">CPU-Z 1.52.3 Validierung (übertaktet)</a></li>
<li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1251274213">AMD 12-Kern Prozessor Magny-Cours schon Anfang 2010?</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1249538757">AMD zeigt Live-Migration mit Magny-Cours System</A></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1244668428">AMD "Fiorano"-Plattform kommt im zweiten Halbjahr </A></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1240431786">AMDs Server-Offensive: Istanbul, Magny Cours, Valencia und mehr</A></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1216719048">AMD mit neuem Server-Sockel G34</A></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1210190514">AMD Server Roadmap Update Mai 2008</A></li></ul>

3,2GHz bei 1,037V?

Und wird jetzt neuerdings die VCore im CPU-Z-Screen mit angezeigt?

Suspekt...

10 MB L3 ?
Sollten das nicht 12 sein ? Und wieso nur Dual Channel und nicht Quad Channel.

Da scheint CPU-Z wohl noch etwas Feinarbeit nötig zu haben.

ciao

Alex

VCore wird sein 1.52 angezeigt, bei mir jedenfalls

Opteron schrieb:

10 MB L3 ?
Sollten das nicht 12 sein ? Und wieso nur Dual Channel und nicht Quad Channel.

Da scheint CPU-Z wohl noch etwas Feinarbeit nötig zu haben.

ciao

Alex

Zum Vergrößern anklicken....

Falls das echte Bilder sein sollten...ich weiß nicht, für mich verrät sich das Bild mit den 10MB L3-Cache...wobei man eventuell von einem Kern 2MB deaktivieren musste, weil defekt (ist ja schließlich ein ES) und so 1x6MB und 1x4MB (wie beim AMD Phenom II X4 810) hätte...

Der Probe Filter oder wie das nochmal heisst frisst 2mb, wie halt beim istanbul 1mb pro einzelnen cpu. Ansonsten sieht man auch an den wprime und Speicherbandbreitenbenches, dass es stimmt.

Der Sockel G34 nimmt die 2BM weg, die Pics sind zu 100% wahr.

p4z1f1st schrieb:

Falls das echte Bilder sein sollten...ich weiß nicht, für mich verrät sich das Bild mit den 10MB L3-Cache...

Zum Vergrößern anklicken....

Wenn es einer gefakt hätte, hätte er die 12 MB wohl eingetragen. Also gehe ich eher davon aus, daß CPU-Z es nicht richtig anzeigt wegen dem Probefilter (wobei man das schon gelten lassen kann, der L3 ist ja nicht anderweitig nutzbar, wenn der Probefilter darin liegt).

ES von dem Ding müssen ja schon im Umlauf sein, bei den langen Validierungszeiten von Serverhardware wäre ein Start bis Mitte nächsten Jahres sonst nicht einzuhalten.

Ah klar, Probe Filter ... der macht ja jetzt schon bei 2P Sinn ... hatte ich vergessen, stimmt natürlich.

AffenJack schrieb:

Der Probe Filter oder wie das nochmal heisst frisst 2mb, wie halt beim istanbul 1mb pro einzelnen cpu. Ansonsten sieht man auch an den wprime und Speicherbandbreitenbenches, dass es stimmt.

Zum Vergrößern anklicken....

Achso ok...ich nix weiß Serverkrams, daher nix eingefallen Probe Filter

Es gibt auf Xtremesystems.org einen Thread dazu. Der Ersteller ist s7e9h3n - ein langjähriger und geschäftzter Member von XS, der seit Jahren eng mit AMD zusammenarbeitet - wenn man ihm nicht glaubt, dann keinem.

Thread-URL

noch besser als die CPUZ-Screens sind die Benchmarks im XS Fred

Hmmm, Cache deaktiviert..,kann ich mir nicht vorstellen, denn als Commercial-Produkte (Opteron) werden nur die besten Produkte, die die strengsten Tests bestehen, verwendet. Oder hat schon mal einer einen Opteron mit deaktivierten Core oder Cache gesehen? Egal ob ES oder Serie.

der ist nich deaktiviert - Pro DIE 6MB L3 davon wird 1MB L3 für den Probefilter verwendet - 2 DIE auf dem Träger mat 12MB L3 wovon dan 2 MB L3 für den Probefilter verbraucht werden !!


Ist genau wie bei OnboardGPUs - die verbrauchen auch etwas RAM und Windows zeigt weniger RAM an als instaliert ist !!!!

müsste L3 nicht 2x5BM sein?

WEGA schrieb:

müsste L3 nicht 2x5BM sein?

Zum Vergrößern anklicken....

Gute Frage, nachdem das eine Die per HTr direkt auf den andren L2 zugreifen kann, also alles in einem Gehäuse bleibt, kann man in dem Fall wohl von "einem" Cache sprechen.
Interessant ist auch die Assoziativität, 96fach ... zufällig doppelt soviel wie die sonst üblichen 48x, da schaltet AMD wohl clever zusammen.

ciao

Alex

pipin schrieb:

...Die CPU-Z Version 1.52.3 konnte das Engineering Sample als "Magny-Cours" identifizieren...

Zum Vergrößern anklicken....

Wo gibt's denn CPU-Z 1.52.3?

Opteron schrieb:

Gute Frage, nachdem das eine Die per HTr direkt auf den andren L2 zugreifen kann, also alles in einem Gehäuse bleibt, kann man in dem Fall wohl von "einem" Cache sprechen. ...

Zum Vergrößern anklicken....

Kann man das wirlich? Die beiden Dice sind ja jeweils über HyperTransport angebunden. Zwar ist der Interconnect vermutlich höher getaktet und nutzt 24 statt 16 Lanes, aber es bleibt bei dem Interconnect über HyperTransport.

... Interessant ist auch die Assoziativität, 96fach ... zufällig doppelt soviel wie die sonst üblichen 48x, da schaltet AMD wohl clever zusammen.

Zum Vergrößern anklicken....

Oder addieren ganz schlicht zusammen. Es bleiben ja zwei getrennte L3-Caches.

Intel, IBM, Sun scheinen mit weiter wachsenden L2- und L3-Caches dazu über zu gehen die Zwischenspeicher in Untereinheiten aufzuteilen. Die Assoziativität steigt dadurch an.

MFG Bobo(2009)

Bobo_Oberon schrieb:

Kann man das wirlich? Die beiden Dice sind ja jeweils über HyperTransport angebunden. Zwar ist der Interconnect vermutlich höher getaktet und nutzt 24 statt 16 Lanes, aber es bleibt bei dem Interconnect über HyperTransport.

Zum Vergrößern anklicken....

Naja, wenn man von einer Definition ausgeht, dass ein Prozessor etwas ist, was zusammen in einem Gehäuse steckt, ja. Ob da der Cache Transfer jetzt über HTr oder NB geht, ist nur ein technisches Detail. Bei den alten Intel MCMs gibts das ja gar nicht, dass ein Die auf den Cache des andren zugreifen kann. Da wird ins RAM geschrieben, und dem L2 des andren Dies dann gemeldet, dass sich was geändert hat.

Oder addieren ganz schlicht zusammen. Es bleiben ja zwei getrennte L3-Caches.

Intel, IBM, Sun scheinen mit weiter wachsenden L2- und L3-Caches dazu über zu gehen die Zwischenspeicher in Untereinheiten aufzuteilen. Die Assoziativität steigt dadurch an.

Zum Vergrößern anklicken....

Ne das ist nur ein Auslesefehler, wie ich in der Zwischenzeit rausgefunden habe:


ciao

Alex

KIDH schrieb:

Wo gibt's denn CPU-Z 1.52.3?

Zum Vergrößern anklicken....

Die Version hat Franck extra für ihn gemacht.

So viele Mutmaßung um eine obskure Vorabbeschau eines Test-Prozessors ... Mich würden SPEC-Werte interessieren - sicherlich noch etwas zu früh, vermute ich.

Was AMD eindrucksvoll bei diesem zusammengepappten 12-Kerne Prozessor demonstriert, hätte das Unternehmen sicher auch mit einem Athlon64 X2 machen können und wäre somit ähnlich Intels zusammengeklebten CPUs verfahren - nur daß ein HT statt ein FSB die Verbindung geschaffen hätte. Nun ja, es hat nicht sollen sein ...

w0mbat schrieb:

Die Version hat Franck extra für ihn gemacht.

Zum Vergrößern anklicken....

OK...damit hast du meine Hoffnung vollkommen zu nichte gemacht.

KIDH schrieb:

OK...damit hast du meine Hoffnung vollkommen zu nichte gemacht.

Zum Vergrößern anklicken....

Welche Hoffnung?

w0mbat schrieb:

Welche Hoffnung?

Zum Vergrößern anklicken....

...die Version irgendwo runterzuladen!

Die üblichen Verdächtigen (Link-Anpassung) hab ich schon überprüft - Fehlanzeige.

wenn man den Extremesystems thread weiterverfolgt sieht man, dass beide CPUs problemlos (ohne hoeheren vcore) auf 3 GHz raufgehen; mit einem 4-CPU System haette s7e9h3n den 32M wPrime Weltrekord der Intel Armada eingestampft, und zwar ganz ganz boese