News Übersicht über Danube-Prozessoren

User-News

Von Ban-Joke

Hinweis: Diese "User-News" wurde nicht von der Planet 3DNow! Redaktion veröffentlicht, sondern vom oben genannten Leser, der persönlich für den hier veröffentlichten Inhalt haftet.
Habs mal der Übersicht wegen gelöscht. Da es bereits im Spekulationsforum spekuliert wird ;)

Gruß Banjoke

PS: Sry wenn sich einige vorn Kopf gestoßen gefühlt haben, aber ich muss auch aufpassen, was ich wo schreibe. Und wenn ich sowas in den User-News schreiben, wirkt das, als würde ich diese Tabelle bestätigen. Und das kann für mich ungünstig sein. Deswegen hier der Link: Klick

Danke für euer Verständnis!
 
Zuletzt bearbeitet:
Was ist von den 5MB Cache des AMD Turion II P520 mit zwei Kernen zu halten?
Meine Interpretation: Schreibfehler.

Aber es könnte auch ein augenzwinkernder Verweis des Verfasser sein, dass die Mobilpalette nicht nur aus Athlon II Derivaten bestehen wird sondern dass auch Varianten mit L3-Cache auftauchen werden. Hier etwa 2x 1MB L2 + 3MB L3 oder 2x 512kB L2 + 4MB L3. Dass gerade der P520 für diesen Verweis herhalten muss, ist Gutdünken des Verfassers.
MfG
 
Was hat es mit der 64-bit FPU bei den 3 letzten Kandidaten auf sich?
 
5MB-Cache--> Eindeutig Schreibfehler.
64bit FPU --> K9-Architektur.

Gruß, Banjoke
 
Also wieder mal ein Bruch im Namensschema :( Oder ist der AII neuerdings ein K9...? (oder kann als solches verkauft werden?)
 
Zuletzt bearbeitet:
nein, der AthlonII ist normalerweise schon auf K10-Architektur aufgebaut,
Vielleicht aber hat der nur einen Speicherkanal um ein paar Pins einzusparen?
 
nein, der AthlonII ist normalerweise schon auf K10-Architektur aufgebaut,
Vielleicht aber hat der nur einen Speicherkanal um ein paar Pins einzusparen?

Eine 64-Bit FPU hat nichts mit den Speicherkanälen zu tun. :)
 
Ja eh, da muss also noch wo der Hund drinnen sein.
Wenn das noch ein alter K8 ist, dann hat der die AthlonII-Bezeichnung nicht verdient.
 
ist es denn technisch möglich, die FPU zum Teil zu deaktivieren? -> nur halbe Breite
 
beim k8 können auch die 128 bit SSE Befehle abgearbeitet werden. Da aber in zwei Takten.

Ja eben...die Breite ist da 64Bit...beim K10 aber 128Bit...deswegen wird's wohl ein K8 sein...nur ist das hier lustigerweise als FPU bezeichnet, obwohl die zumindest im x86er Modus ja noch als ursprüngliche Einheit vorhanden ist...und nicht wie im x64er Modus FPU-Befehle auf den SSE-Einheiten ausgeführt werden.

...ich hoffe, ich erzähl da jetzt keinen Käse...so hab ich's zumindest im Gedächtnis.
 
... nur ist das hier lustigerweise als FPU bezeichnet, obwohl die zumindest im x86er Modus ja noch als ursprüngliche Einheit vorhanden ist...und nicht wie im x64er Modus FPU-Befehle auf den SSE-Einheiten ausgeführt werden.

...ich hoffe, ich erzähl da jetzt keinen Käse...so hab ich's zumindest im Gedächtnis.
Das ist Käse. ;D

Seit AMDs K8 ist dort SSE2 drin. SSE2 ist von der Befehlsbreite 128 Bit breit und kann demensprechend 2x 64 Bit breite SSE2-Instruktionen verarbeiten (oder 4x 32 Bit breite Befehle).

Seit dem K10 verarbeiten AMDs Prozessoren diese breiten Befehle in einem Rutsch. Vorher waren das immer 2 Teilschritte.

Die x87-FPU hat damit erst mal nichts zu tun (maximal 80 Bit Genauigkeit).

PS: Schade, dass der Text der News raus ist. Habs Danke deswegen zurückgezogen. Ich denke die Unterklasse wird nach wie vor von K8-Kernen bedient (-> "64 Bit FPU").

MFG Bobo(2009)
 
Zuletzt bearbeitet:
Das ist Käse. ;D

Seit AMDs K8 ist dort SSE2 drin. SSE2 ist von der Befehlsbreite 128 Bit breit und kann demensprechend 2x 64 Bit breite SSE2-Instruktionen verarbeiten (oder 4x 32 Bit breite Befehle).

Das dachte ich ja auch immer....nur was hat es dann mit dieser Neuerung von 128Bit SSE-Breite auf sich, die es letztes/dieses Jahr oder bißchen eher gab...das hab ich bis heute nicht richtig geschnallt, da ich immer dachte SSE ist generell 128Bit.

BTW: Wie sieht es mit FPU unter 64Bit aus...stimmt da das was ich geschrieben hab!?

Die x87-FPU hat damit erst mal nichts zu tun (maximal 80 Bit Genauigkeit).

Deswegen schrob ich ja "Glaub nicht...geht's hier nicht um die SSE-Breite...nur falsch bezeichnet?" (als FPU)
 
Der alte K8 konnte nicht auf einen Schlag die 128 Bit breiten SSE2/SSE3-Daten verarbeiten, das ging zweistufig durch die 64 Bit breite Einheit/Bus.
SSE2 ist generell von der Wortbreite 128 Bit breit, wie du ja schon selbst angemerkt hast.

Ab dem K10 gab es an dieser Stelle keinen Engpass mehr in der Hardware, auch nicht mit dem ersten K10 alias Barcelona, Phenom I.

Die SSE4a-Erweiterung im K10 ist quasi bedeutungslos und hat nur Marketingwert, weil es nichts mit Intels SSE4, SSE4.1 und SSE4.2 zu tun hat.

MFG Bobo(2009)
 
Zuletzt bearbeitet:
Der alte K8 konnte nicht auf einen Schlag die 128 Bit breiten SSE2/SSE3-Daten verarbeiten, das ging zweistufig durch die 64 Bit breite Einheit/Bus.
SSE2 ist generell von der Wortbreite 128 Bit breit, wie du ja schon selbst angemerkt hast.

Und da treffen wir uns...genau das meinte ich ja damit...nur haben die das ganze mal eben als FPU bezeichnet.
 
Ich finde es schon bedenklich das fast sämtliche Seiten diese "news" kopieren, ohne zu hinterfragen was das nun eigentlich mit dem A II und der "64 Bit FPU" auf sich hat, die Fakten sind mir alle bekannt, zu einer Aufklärung sind wir hier (und auch anderswo) aber noch nicht gekommen.

Also doch alter Kern mit neuem Namen :(.... ?! (Werbefaktor ist auch die 128er Verarbeitung (AMD Athlon™ II Key Architectural Features / AMD Wide Floating Point Accelerator) beim A II, damit wäre es eine Lüge) ;)

BTW: Die Tabelle ist weg, aber der Link zur Spekulation fehlt, WWW könnte so einfach sein. *buck* AHHRRRGGG
 
Zuletzt bearbeitet:
Zurück
Oben Unten