News Neue AMD Errata-Liste inkl. Phenom II X6

Nero24

Administrator
Teammitglied
Mitglied seit
01.07.2000
Beiträge
24.066
Renomée
10.446
  • BOINC Pentathlon 2019
  • BOINC Pentathlon 2020
  • BOINC Pentathlon 2018
  • BOINC Pentathlon 2021
Ungeachtet der selbst auferlegten NDA bis zum 27.04.2010 06.00 MESZ hat AMD heute bereits höchst offiziell den aktualisierten <a href="http://support.amd.com/us/Processor_TechDocs/41322.pdf" target="_blank">Revision-Guide</a> für die Prozessoren der K10-Familie veröffentlicht, unter anderem den AMD Phenom II X6.

<center><img src="http://www.planet3dnow.de/vbulletin/attachment.php?attachmentid=18878&stc=1&d=1272313553" alt="" border="0" height="3158"></center>

Wie bereits mehrfach als Spekulation auf Planet 3DNow! zu lesen, wird der AMD Phenom II X6 dabei das Stepping E0 tragen, genauer (inkl. Maske) PH-E0.

Der AMD Phenom II X6 wird dabei je nach Wahrnehmung entweder ein auf 6 Kerne erweiteter Phenom II X4 sein, oder ein für den Desktop umgestrickter Opteron 24xx "Istanbul". Mit Blick auf den Revision-Guide trifft beides nicht zu, denn der PH-E0 beinhaltet sowohl Bugs aus der Desktop C-Stepping Welt, als auch aus der Server D-Stepping Serie.

Ein Klassiker ist dabei zum Beispiel das Erratum #319, "Inaccurate Temperature Measurement". Für das Stepping C2/C3, also für alle aktuellen AMD Phenom II und Athlon II Prozessoren schien das Schreckgespenst aus den 65 nm Tagen gefixt, die D0/D1/E0 Six-Core Prozessoren dagegen schlagen sich wieder damit herum, weshalb es künftig auch weiterhin den Mainboard-Herstellern bzw. deren HW-Monitoring Chips überlassen bleibt, kritische Temperaturen zu interpretieren bzw. entsprechende Maßnahmen einzuleiten.

Ebenfalls ein Abziehbild der bisherigen Phenom II X4 Prozessoren ist Erratum #378, "Processor May Operate at Reduced Frequency". Mainboards, die per BIOS nicht fit gemacht wurden für den unbekannten Prozessor, können bei einem Upgrade also die falsche, ergo zu niedrige Taktfrequenz einstellen, ebenso wie das bei den bisherigen AMD 45 nm Prozessoren der Fall war.

Andere Bug wie z.B. das Erratum #327 "HyperTransport Link RTT Specification Violation" ziehen sich durch seit dem ersten 45 nm K10 Prozessor, als gäbe es keine Möglichkeiten das zwischendurch mal zu fixen. Sämtliche AMD Phenom II X2/X3/X4, AMD Athlon II X2/X3/X4, der neue AMD Phenom II X6 und eben auch die entsprechenden Six-Core Opteron Prozessoren leiden darunter. Selbst wenn es im Revision Guide heißt, dass keine weiterführenden Fehler dadurch bekannt seien, und BIOS-Programmierer nach wie vor umfassende Anweisungen erhalten, wie die entsprechenden MSR-Register zu programmieren sind, so heißt es dennoch nach wie vor: Fix Planned, Yes.

Zwei völlig neue Errata wurden mit dem April-Update des Revision Guides auch publik. Die Rede ist von Erratum #438, "Access to MSRC001_0073 C-State Base Address Results in a GP# Fault", für das interessanterweise kein Fix geplant ist, und ausschließlich PH-E0, also den AMD Phenom II X6 betrifft. Das zweite Erratum hört auf die Nummer #459, "DDR3-1333 Configurations with Three DIMMs per Channel May Experience Unreliable Operation", und es betrifft ausschließlich das neue Stepping HY-D1 des Six-Core Opteron Prozessors, während das ursprüngliche Stepping HY-D0 das Erratum noch nicht aufwies; was für ein Server-System, wo maximale RAM-Größe wünschenswert ist, nicht unbedingt vorteilhaft ist. AMD empfiehlt in diesem Fall den Speichertakt von 1333 MHz Datenrate auf 1066 MHz zu reduzieren.
 
Der E0er ist scheinbar von einem anderen Team "gebastelt" worden, seh ich das richtig?
 
... eher 'zusammengekloppt' worden ... ;)
.
EDIT :
.

... nochetwas: drei Dimms per Kanal? Ich war bislang der Ansicht, auch die X6 würden pro Speicherkanal nur zwei Dimms aufnehmen. Falls die Server-Opterons drei oder mehr aufnehmen könnten, wäre ja die Vaterschaft somit geklärt. Bleibt nur die Frage nach der Mutter ;)
 
Ich war bislang der Ansicht, auch die X6 würden pro Speicherkanal nur zwei Dimms aufnehmen. Falls die Server-Opterons drei oder mehr aufnehmen könnten, wäre ja die Vaterschaft somit geklärt. Bleibt nur die Frage nach der Mutter ;)
Opterons konnten schon immer 4 registered DIMMs pro Kanal. Ich glaube mit G34 haben sies auf 3 limitiert, da Quad Channel eh schon reicht *lol*
Keine Ahnung, wie es bei C32 ausschaut.
 
Zurück
Oben Unten