SMP Tauglichkeit von K8 Chipsätzen

mtb][sledgehammer

Grand Admiral Special
Mitglied seit
11.11.2001
Beiträge
4.375
Renomée
30
Standort
Alphaquadrant der Milchstraße, Erde (kleiner blaue
Warum wird eigentlich immer davongesprochen, dass ein K8 Chipsatz nun Dual tauglich ist? Diese Fähigkeit bringen doch die CPUs von Haus aus mit und der Chipsatz ist doch eigentlich nur noch ein bischen mehr (AGP) als die ehemalige Southbridge.

Im Prinzip müsste doch jeder Hyper Transport Chipsatz in beliebigen K8 Konfigurationen (egal ob Athlon 64 oder Opteron) funktionsfähig sein.
 
Also die Mehrprozessorfähigkeit bringen die CPUs selbst mit:

Opteron 100: kein kohärenter HT Link -> 1P
Opteron 200: 1 kohärenter HT Link ->2P
Opteron 800: 2 kohärente HT Links: -> 4 bis 8P

Um die CPUs (glue less) also ohne Chipsatz verbinden zu können, braucht man einen kohärenten HT Link, der der anderen CPU z.B. auch mitteilt, welcher Speicherinhalt gerade an welcher CPU abgelegt ist. Denn der gesamte Speicher an allen CPUs erscheint dem OS als ein gemeinsamer Adressraum.

Der AGP Tunnel kann im Prinzip (ich kann nur für den AMD 8151 sprechen) mit 1P, 2P oder 4 oder 8P Systemen arbeiten.
 
Zuletzt bearbeitet:
Original geschrieben von Jan Gütter
Also die Mehrprozessorfähigkeit bringen die CPUs selbst mit:

Opteron 100: kein kohärenter HT Link -> 1P
Opteron 200: 1 kohärenter HT Link ->2P
Opteron 800: 2 kohärente HT Links: -> 4 bis 8P

Um die CPUs (glue less) also ohne Chipsatz verbinden zu können, braucht man einen kohärenten HT Link, der der anderen CPU z.B. auch mitteilt, welcher Speicherinhalt gerade an welcher CPU abgelegt ist. Denn der gesamte Speicher an allen CPUs erscheint dem OS als ein gemeinsamer Adressraum.

Der AGP Tunnel kann im Prinzip (ich kann nur für den AMD 8151 sprechen) mit 1P, 2P oder 4 oder 8P Systemen arbeiten.

Womit wir auch bei meiner (bereits gestellten) Frage wären.Wird es beim Athlon64 möglich sein, den 16 bit HT Link in einen 8bit kohärenten und einen "Rest" HT Link(der dann die Anbindung z.B. an den nforce3 übernimmt) aufzuteilen, oder wird das von AMD technisch verhindert werden ?
Vielleicht findet sich ja ein risikobereiter Mainboardhersteller, der sich einen Markt in dieser Nische vorstellen kann, und eine DUAL-Athlon64 Lösung entwickelt.

ciao

Opteron
 
Zuletzt bearbeitet:
Was bedeutet kohärent?
Sind die 3 HTrLinks so beschaltet, dass bei der Serie 100 nur Chipsatzkomponenten darüber kommunizieren?
 
Original geschrieben von Bokill
Was bedeutet kohärent?
Sind die 3 HTrLinks so beschaltet, dass bei der Serie 100 nur Chipsatzkomponenten darüber kommunizieren?

Schaut wohl so aus, irgendwie müssen sich die 1xx/2xx und 8xx Opteron unterscheiden... und AMD wird wohl alles verhindern, dass man billige 1xx Opterons in 8x Server einbauen kann *g*

Zur Kohärenz guckst Du da:

http://www.microsoft.com/winhec/download/HyperTransport.doc

Oder hier in Kürze:
Coherent HyperTransport technology, a superset of HyperTransport, provides memory coherency for multiprocessing systems with distributed memory architecture. AMD plans to use Coherent HyperTransport to offer high-performance server and workstation platforms.

Dabei gehts also,wie Jan Gütter schon erwähnte, um die Speicherverwaltung.

ciao

Opteron
 
Zurück
Oben Unten