1000 BIOS Optionen?? - Der Versuch einige zu erklären (Hilfe ist willkommen)

So ich hatte das hier total aus den Augen verloren ;) Mal n kleines Update...
 
Mal wieder auf der Suche nach etwas völlig anderem bin ich mal über diesen Fred gestolpert und hab mir gedacht, ich bringe mal ein wenig Licht ins dunkle...

Bankinterleaving enabled|disabled – Legt fest, ob verschiedene DIMM-Slots parallel angesprochen werden können. Unbedingt auf enabled, da man sonst Performance verschenkt. Bei manchen BIOSs kann man sogar festlegen, wieviele angesprochen werden können (2 oder 4).

Das ist so nicht ganz richtig.

Wie man hier wunderbar (ist allerdings auf englisch) nachlesen kann, ist Bank Interleaving aufgekommen zu einer Zeit, in der man noch nichts von DDR-RAM oder Dual-Channel wusste und die Memory-Controller doch tatsächlich auch noch im CHipsatz integriert waren und nicht auf der CPU. Und 4GB RAM auf einem Riegel? So groß waren zu der Zeit gerade mal die Festplatten... *suspect* 8)

Um einen effizienten (günstigen) Aufbau der Speichermodule zu ermöglichen, ging man heran und organisierte den Speicher in Banken, Spalten und Zeilen. Nachteil hierbei ist, dass der Controller immer nur auf eine einzelne Bank zugreifen kann, die verbleibenden Bänke sind quasi passiv. Das heißt, um auf zwei Speicherzellen auf zwei verschiedenen Bänken zugreifen zu können, musste zuerst die aktive Bank "geschlossen" werden, dann die zweite Bank "geöffnet" und erst dann konnte dort auf den Speicher zugegriffen werden.

Durch Bank-Interleaving geht man nun bei und gibt dem Cotroller die Möglichkeit, die zweite Bank schon zu "öffnen," während noch auf die erste Bank zugegriffen wird, sodass sich die Zeit zwischen den Zugriffen entsprechend verkürzt.
Hat man im BIOS jetzt die Möglichkeit, Bank-Interleaving zu aktivieren, profitiert man entsprechend. Die Möglichkeit dort entweder 4 oder 8 Bänke einzustellen gibt also an, ob auf diese Zugriffsweise bis zu 4 respektive bis zu 8 Bänke quasi "vorbereitet" werden können.

Heutzutage funktioniert das eigentlich in jeder Kombination Chisatz/CPU/Speicher.
Damals hat das Interleaving nicht immer stabil funktioniert.

Das Channel-Interleaving funktioniert auf die gleiche Art und Weise nur halt zwischen den Speicher-Kanälen. Ist somit auch nur interessant, wenn man im BIOS "unganged" aktiviert hat, damit die beiden Känäle unabhängig voneinander und nicht parallel laufen.
 
Zuletzt bearbeitet:
Vielen Dank für diese ausführliche Erklärung. Im Prinzip sagt sie aber das gleiche aus ;) Leider gibt es mittlerweile noch viel mehr Optionen mit denen ich nix anfangen kann.
Werde bei Gelegenheit diesen Thread hier auf Vordermann bringen.

LG Hübie
 
Vielen Dank für diese ausführliche Erklärung. Im Prinzip sagt sie aber das gleiche aus ;) Leider gibt es mittlerweile noch viel mehr Optionen mit denen ich nix anfangen kann.
Werde bei Gelegenheit diesen Thread hier auf Vordermann bringen.

LG Hübie

Im Prinzip schon, da hast du recht... Allerdings ist es keine "richtige" Parallelität sondern eine verschobene, weil das Auslesen der Daten halt nichtsdestotrotz sequentiell erfolgt, sprich eine Bank nach der anderen... Und das wollte ich halt klarstellen...
 
Okay hab das im Startpost auch editiert. War vorhin mit dem Smartphone online, da ists immer etwas beschissen! ;D
 
Hm, für AI Clock Skew for Channel A/B habe ich schon diverse abenteuerliche Erklärungen gelesen. Sollte ich mich nicht gerade völlig irren, beschreibt Clock Skew das durch Leiterbahnlängen, parasitäre Kapazitäten, Fertigungstoleranzen etc. nicht an allen Punkten gleichzeitig auftreffende Taktsignal. Damit die synchrone Ansteuerung des RAM bei hohen Taktraten trotzdem noch funktioniert, kann man den Zeitpunkt (nicht die Länge) des Taktsignals mit dieser tollen BIOS-Einstellung ausgleichen.
 
Zurück
Oben Unten