News GlobalFoundries bringt Gate-Last ab 20 nm
- Ersteller Onkel_Dithmeyer
- Erstellt am
Onkel_Dithmeyer
Redaktion
☆☆☆☆☆☆
<div class="newsfloatleft"><a href="http://www.planet3dnow.de/photoplog/index.php?n=12762"><img src="http://www.planet3dnow.de/photoplog/images/54308/1_GlobalFoundries-Logo.png" border="0" alt="GlobalFoundries Logo"></a></div>Während man bei der 32- und 28nm Fertigung noch auf Gate-First setzen will, kündigt man nun für den nächsten Schritt mit 20nm Gate-Last an. Damit schwenkt die "Common Platform Manufacturing Alliance", zu der IBM, AMD/GlobalFoundries, STMicroelectronis und Samsung gehören, auf die Technologie der Konkurrenz um. Gate-Last wird nämlich von Intel und TSMC verwendet.
Hinter Gate-First und Gate-Last verbirgt sich die Beschreibung des Zeitpunktes, an dem das High-k Metal Gate in den Siliciumwafer eingebracht wird. Intel nutzt High-k schon seit der Fertigungsweite von 45nm, AMD hatte es zwar ähnlich geplant, änderte aber seine Pläne und bringt HKMG erst mit der kommenden 32nm-Fertigung.
Den Wechsel zu Gate-Last begründet man bei IBM mit dem Kostenpunkt. Vorher hatte man sich für Gate-First entschieden, weil man sich einen Leistungsvorteil von 10-20% versprach. Samsung brachte aber schon Mitte 2010 Bedenken an und drängte auf einen Wechsel, dem IBM nun wohl nachgeben musste.
HKMG wird bei kleinerer Fertigung nötig, da die bis dahin genutzten Polysilicium-Gates den technologischen Anforderungen nicht mehr genügen. Gate-First ist dabei einfacher umzusetzen, da der bisherige Fertigungsablauf mit Polysilicium beibehalten werden kann. Bei Gate-Last müssen die Schritte verändert werden. So setzt man erst ein Dummygate ein, das dann später durch das Metal Gate ersetzt wird. Der wesentliche Nachteil vom Gate-First ist dabei, dass das Metal Gate den hohen Temperaturen während der Dotierung ausgesetzt ist. Dadurch lassen sich die Schwellspannungen nur schwer kontrollieren. Eine Verzögerung in der Entwicklung soll es indes nicht geben, so habe man parallel an beiden Technologien geforscht.<p style="clear:left;">
<b>Quellen:</b><ul><li><a href="http://commonplatform.com/newsroom/pr/2010/20100623.asp" target="b">Commonplatform</a></li><li><a href="http://www.halbleiter.org/lexikon/H/High-k+Metal+Gate/" target="b">Halbleiter.org</a></li><li><a href="http://www.eetimes.com/electronics-news/4212271/IBM--fab-club--switches-high-k-camps" target="b">EETimes.com</a></li></ul><b>Links zum Thema:</b><ul><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1268322047">GlobalFoundries: 22 nm Entwicklung in Dresden hat begonnen!</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1269291520">Aktualisierte Roadmap von GlobalFoundries</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1275430791">GlobalFoundries kündigt Milliarden-Investitionen an</a></li></ul></p>
Hinter Gate-First und Gate-Last verbirgt sich die Beschreibung des Zeitpunktes, an dem das High-k Metal Gate in den Siliciumwafer eingebracht wird. Intel nutzt High-k schon seit der Fertigungsweite von 45nm, AMD hatte es zwar ähnlich geplant, änderte aber seine Pläne und bringt HKMG erst mit der kommenden 32nm-Fertigung.
Den Wechsel zu Gate-Last begründet man bei IBM mit dem Kostenpunkt. Vorher hatte man sich für Gate-First entschieden, weil man sich einen Leistungsvorteil von 10-20% versprach. Samsung brachte aber schon Mitte 2010 Bedenken an und drängte auf einen Wechsel, dem IBM nun wohl nachgeben musste.
HKMG wird bei kleinerer Fertigung nötig, da die bis dahin genutzten Polysilicium-Gates den technologischen Anforderungen nicht mehr genügen. Gate-First ist dabei einfacher umzusetzen, da der bisherige Fertigungsablauf mit Polysilicium beibehalten werden kann. Bei Gate-Last müssen die Schritte verändert werden. So setzt man erst ein Dummygate ein, das dann später durch das Metal Gate ersetzt wird. Der wesentliche Nachteil vom Gate-First ist dabei, dass das Metal Gate den hohen Temperaturen während der Dotierung ausgesetzt ist. Dadurch lassen sich die Schwellspannungen nur schwer kontrollieren. Eine Verzögerung in der Entwicklung soll es indes nicht geben, so habe man parallel an beiden Technologien geforscht.<p style="clear:left;">
<b>Quellen:</b><ul><li><a href="http://commonplatform.com/newsroom/pr/2010/20100623.asp" target="b">Commonplatform</a></li><li><a href="http://www.halbleiter.org/lexikon/H/High-k+Metal+Gate/" target="b">Halbleiter.org</a></li><li><a href="http://www.eetimes.com/electronics-news/4212271/IBM--fab-club--switches-high-k-camps" target="b">EETimes.com</a></li></ul><b>Links zum Thema:</b><ul><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1268322047">GlobalFoundries: 22 nm Entwicklung in Dresden hat begonnen!</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1269291520">Aktualisierte Roadmap von GlobalFoundries</a></li><li><a href="http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1275430791">GlobalFoundries kündigt Milliarden-Investitionen an</a></li></ul></p>
Zuletzt bearbeitet:
Ähnliche Themen
