AMD Interposer Strategie - Zen, Fiji, HBM und Logic ICs

[Dresdenboy]

Was ist mit oben und unten?

Es gab schon Diskussionen über eine kostengünstige Interposergröße. Oben u. unten etwas anzuhängen würde sich nur lohnen, wenn man in die Vollen geht (ab 8 Stapeln). Dann ist aber noch das Speicherinterface. Besser wären Stapel mit mehr Kapa.

 

[Complicated]

In dieser Präsentation sind die Schwierigkeiten zu Strom, Signalen und Zuverlässigkeit von Interposer Designs zusammen gefasst. Es wird relativ schnell deutlich warum 2.5D-Stacking mit Interposer die derzeit günstigste Variante für den Mainstream ist. Besonders bei unterschiedlichen Fertigungen sind die Temperaturprobleme bei 3D-ICs deutlich schwieriger zu lösen als bei Interposer-Designs.
Challenges for Power, Signal, and Reliability Verification on 3D-IC/Silicon Interposer Designs

Dieses Bild ist besonders sehenswert, bzgl. der verwendeten Anbindungen:

 

[OBrian]

Die RAM-Größe ist gar nicht mal so sehr das Problem im Moment - scheinbar. Bei den meisten Spielen in 4K scheint - derzeit jedenfalls - 4 GB vollkommen auszureichen. Manche nutzten nicht mal mehr, selbst wenn sie könnten (da macht ein Vergleich zwischen R9 290X mit 4 und 8 GB zum Beispiel keinen Unterschied). Zusätzlich wird Fiji sicher auch noch die mit Tonga neu eingeführte "lossless delta color compression" nutzten. Und AMD sagte ja schon, dass die bezüglich der RAM-Ausnutzung auch noch etwas Treiberseitig optimieren wollen (wie auch immer das aussieht).

das mag ja alles sein, nur befürchte ich, daß AMD marketingmäßig Schiffbruch erleiden wird, weil viele Leute eben doch Grafikkarten nach RAM-Menge sortieren. Warum gibt es denn sonst diese schrottigen 64bit-Karten mit soundsovielen GB lahmstmöglichem RAM? Weil es sich besser verkauft. Vielleicht sind High-End-Käufer besser gebildet, aber so ganz wird man das nicht wegkriegen, das bleibt ein Makel gegenüber einer Titan mit 12 GB und einer 980Ti mit immerhin 6. Auch die Hawaii-Karten werden mit 8 GB ausgerüstet, weil das die Attraktivität steigert, da kann man bei dem Modell darüber doch nicht mit weniger ankommen.

Man kann nur hoffen, daß es möglichst bald größere Stacks gibt, so daß AMD eine Fiji mit marketingmäßig "genug" RAM auf den Markt schmeißen kann. Sollte ja innerhalb dieses Jahres noch soweit sein, evtl. kriegen sie das Weihnachtsgeschäft noch mit. Wäre wichtig.

--- Update ---

Der Interposer läßt sich gar nicht größer machen (jedenfalls nicht wesentlich), weil die Belichtermaschinen mehr nicht auf einmal abbilden können. Sicherlich könnte man überlappend belichten, aber das würde die Sache verkomplizieren, da bleibt man wohl möglichst in dem einfachen Bereich. Aber die Interposerfläche an sich ist ja denkbar billig, das ist alte Fertigungstechnik und zudem nur wenig Aufwand drin. Deswegen wohl haben sie auch die Fläche so vergeudet, um die Stacks paarweise links und rechts anzuordnen statt alle auf einer Seite (um 90° gedreht würde das ja gerade so passen), was zwar Interposerfläche gespart, aber das Routing im Chip wohl erschwert hätte.

 

[bschicht86]

Deswegen wohl haben sie auch die Fläche so vergeudet, um die Stacks paarweise links und rechts anzuordnen statt alle auf einer Seite (um 90° gedreht würde das ja gerade so passen), was zwar Interposerfläche gespart, aber das Routing im Chip wohl erschwert hätte.

Um 90° gedreht würde man allerhöchstens 5 HBM-Chips drauf bekommen. Ich denke, dadurch das HBM jeweils Rechts und Links verteilt ist, hat es auch eine bessere Wärmeableitung der GPU zur Folge. Falls der MC kaum Wärme produziert, ist der Weg der Wärme von den Recheneinheiten zu den (kühleren) HBM bei doppelseitiger Verteilung nicht mehr so weit durch den "halbierten" MC.

Andererseits, wenn man die 2 HBM-Chips pro Seite zusammenrückt, könnte man locker noch einen 3.ten Chip pro Seite unterbringen und man könnte ähnlich wie nVidia auf 6GB, respektive 12GB ausbauen.
Nur ist das dann halt die Sache, dass man 50% mehr Transistoren im MC braucht und der Interposter wahrscheinlich damit um 100% verkompliziert wird. Zu allem man die Bandbreite von 6 HBM-Chpis aktuell wohl nicht wirklich auslasten könnte.

 

[LoRDxRaVeN]

Ein angeblicher 3DMark Bench von Fiji auf Augenhöhe von Titan X: http://videocardz.com/56225/amd-radeon-fury-x-3dmark-performance

 

[isigrim]

Ich wäre inzwischen vorsichtig, was "Leaks" kurz vor der Veröffentlichung angeht. Irgendwie scheint es mir, dass da häufig absichtlich hohe Erwartungen erzeugt werden, damit die Enttäuschung beim Start groß ausfällt, obwohl es dazu keinen Anlass gäbe, wären nicht entsprechende Erwartungen geschürt worden.

 

[LoRDxRaVeN]

Das ist ja das schöne in diesem Forum, dass der Großteil der Leser dazu in der Lage ist, zwischen Gerüchten o.Ä. und Aussagen vom Hersteller usw. zu unterscheiden Das ist beileibe nicht überall so

 

[ONH]

Nun. Jetzt soll Furry plötzlich Furry X heissen, lach, next please. Offensichtlicher geht faken nicht.
Zudem fehlt da noch ein balken mit ultra bei cf.

 

[OBrian]

muß kein Fake sein, Aussagekraft ist trotzdem gering. Welcher Treiber, welches Testsystem, usw., da sind zuviele Variablen, die das ganze eher sinnlos machen. Daß die beiden Topmodelle von NV und AMD auf grob gleicher Höhe liegen werden, konnte man ja auch so vorhersagen, weil das praktisch immer so ist.

 

[FredD]

muß kein Fake sein, Aussagekraft ist trotzdem gering. Welcher Treiber, welches Testsystem, usw., da sind zuviele Variablen, die das ganze eher sinnlos machen. Daß die beiden Topmodelle von NV und AMD auf grob gleicher Höhe liegen werden, konnte man ja auch so vorhersagen, weil das praktisch immer so ist.

Sehe ich nicht so. Um mit der aktuellen Fertigung bei Die-Flächen nahe der Machbarkeitsgrenze und einer TDP nahe der Vermarktungsgrenze noch eine signifikante und marktwirksame Performance-Steigerung zu ermöglichen, musste schon gehörig in die Trickkiste gegriffen werden - bei NV u.a. eine drastische Reduktion der DP-Einheiten, und bei AMD vermutlich eine mehr als beachtliche Steigerung der Transistordichte (Tahiti 12.25 Mio/mm², Hawaii 14.15 Mio/mm² ~+15%, Fiji dürfte wiederum etwa 50% mehr Transistoren auf nur 19%-28% mehr Fläche bieten).

 

[isigrim]

Hynix hat die 4 GB HBM für Fiji bestätigt. Nicht, dass das irgendwie überraschend wäre. Aber auf Computerbase ist das Anlass genug für eine Horde von Hirnlosen freimütig drauf los zu schreiben wie nutzlos 4 GB bei einer solchen Karte sind. Statt dass man einfach mal die Tests abwartet und sich dann echauffiert.... Nicht einmal dafür hat man heute noch Zeit.

 

[Woerns]

Auf dem derzeitigen VLSI Symposium in Kyoto sind Interposer auch ein Thema.
Z.B. kann der Interposer auch Spannungswandler beinhalten, die schneller als eine Mikrosekunde schalten. Möglicherweise ist das ein weiterer Bereich, der auf dem Interposer besser aufgehoben ist als auf dem Chip (CPU/APU) und mit dem man den HBM RAM ebenfalls schalten kann.
MfG

 

[SPINA]

Möglicherweise ist das ein weiterer Bereich, der auf dem Interposer besser aufgehoben ist...

Das ist sicher nicht unmöglich. Intel setzt bekanntlich beim Haswell und Broadwell auf eine Kombination aus on-die und on-package Bauteilen für die integrierten VRMs. Die Spulen sitzen im Package ebenso wie die Kondensatoren mit größerer Kapazität. Die kleineren Kondensatoren sowie die Schaltelemente sitzen dagegen im Die. Das Ganze wurde mit viel Geschick auf einen möglichst kleinen Platzbedarf hin optimiert. Intel nennt dies FIVR und käme damit einer hypothetischen Interposerlösung schon sehr nahe. Allerdings verlässt man mit Skylake bereits wieder diesen Pfad, weil der Nutzen in Anbetracht der Kosten wohl (aus Sicht von Intel) doch zu gering ausfiel. Beim Einsatz von Interposern könnte sich das Blatt wieder zu Gunsten dieser Technik wenden.

Intel forscht außerdem noch an ISVRs. Dort waren bereits im Jahre 2010 Interposer im Gespräch: Klick

 

[BoMbY]

Das soll übrigens wohl ein Intel Knights Corner sein, für mit 16 GB HBM Knights Landing sein, für mit 16 GB MCDRAM:

 

[hoschi_tux]

Intel nutzt HMC, nicht HBM. Scheint als benötige der mehr Platz als HBM.

 

[SPINA]

@BoMbY: Das wird ein Knights Landing sein und kein Knights Corner. Kinghts Corner war der Vorgänger mit GDDR5-RAM.

@hoschi_tux: Intel verwendet kein HMC von der Stange, sondern eine MCDRAM getaufte Spezialanfertigung von Micron.

 

[Complicated]

Und es geht hier um AMDs Interposer Strategie. Das ist weder ein AMD Produkt, noch ein Interposer Design. Wo ist der Zusammenhang zum Thema?
Sind dort Logic ICs im Einsatz, die AMD nutzen könnte? Zudem auf dem Foto auch noch kein RAM verbaut ist.

 

[Meckel]

Auf dem derzeitigen VLSI Symposium in Kyoto sind Interposer auch ein Thema.
Z.B. kann der Interposer auch Spannungswandler beinhalten, die schneller als eine Mikrosekunde schalten. Möglicherweise ist das ein weiterer Bereich, der auf dem Interposer besser aufgehoben ist als auf dem Chip (CPU/APU) und mit dem man den HBM RAM ebenfalls schalten kann.
MfG

Nur Spannungswandler oder auch richtige PHYs bzw. Ausgangstreiber?

 

[Complicated]

HBM ist mittels PHY angebunden und die ASICs auch. Oder meinst du etwas anderes?

 

[Meckel]

HBM ist mittels PHY angebunden und die ASICs auch. Oder meinst du etwas anderes?

Ich meine Ausgangstreiber und Eingänge im allgemeinen, z.b. nicht symmetrisch zu symmetrisch oder anders rum.
Ich könnte mir vorstellen das die dafür notwendigen elektrischen Eigenschaften mit kleineren Strukturen schwieriger herzustellen sind oder viel Platz verbrauchen. Ich kann aber auch total falsch liegen.

 

[amdfanuwe]

Aktuell ist der Interposer bei AMD nur ein passiver silizium Chip mit Leiterbahnen und Durchkontaktierungen.
Die Ausgangstreiber für Kontaktierungen der Chips auf dem Interposer untereinander können wesentlich schwächer ausgelegt werden und damit kleiner wie die Ausgangstreiber der Pins, die über den Interposer auf das Motherboard geleitet werden.

Ein aktiver Interposer, im prinzip ein normaler IC in 45nm, 90nm oder größer, könnte auch Treiber und Logik enthalten, wäre aber wesentlich teurer.
Ist also die Frage, was günstiger kommt: ein aktiver Interposer, ein passiver Interposer und Treiber auf den ICs oder aber ein passiver Interposer mit einem zusätzlichem 80nm Treiberchip oben drauf?
Die Geschichte fängt erst an und dürfte noch viel Spielraum haben.

 

[Woerns]

Nur Spannungswandler oder auch richtige PHYs bzw. Ausgangstreiber?

Kann ich leider nicht beantworten. Vielleicht geht es aus einem der Papers hervor, die im Rhamen des Symposiums veröffentlicht werden. Vorerst kann ich nur auf z.B. dieses PDF verweisen.

Daraus von IMEC:
Active-Lite Interposer for 2.5 & 3D Integration:
Adding functionality to a passive Si interposer used in 2.5/3D integration, can result in system cost reductions.
Imec integrated active components (diodes, BJTs, SCR (silicon-controlled rectifier), etc.) on Si interposer using a new low-mask process flow.
This low-cost process enables:
(1) to move part of the area hungry ESD protection from the stacked dies to the interposer;
(2) the realization of pre-bond testable interposers (DFT); and
(3) components for analog circuits.
These features result in large system cost savings, especially on large interposers with many I/O.
Da gibt es noch ein schematisches Bild im PDF.
Weiteres zu IMEC siehe auch im folgenden PDF.

Dann von IBM und Cadence (PDF):
An 82%-Efficient Multiphase Voltage-Regulator 3D Interposer with On-Chip Magnetic Inductors
This paper presents a three-dimensional (3D) fully integrated high-speed multiphase voltage regulator. A complete switched-inductor regulator is integrated with a four-plane NoC in a two-high chip stack combining integrated magnetics, through-silicon vias (TSVs), and 45-nm SOI CMOS devices. Quasi-V2 hysteretic control is implemented over eight injection-locked fixed-frequency phases to achieve fast response, steady-state regulation, and fixed switching frequency. Peak efficiency of 82% for conversion from 1.66 V to 0.83 V is observed at a 150 MHz per-phase switching frequency. This is the first demonstration of high-speed voltage regulation using on-chip magnetic-core inductors in a 3D stack and achieves sub-?s (soll "sub-microseconds" heißen) dynamic supply voltage scaling for high-density embedded processing applications.
MfG

 

[Onkel_Dithmeyer]

Dual Fiji



http://www.pcper.com/news/Graphics-Cards/AMD-Fury-X2-Dual-Fiji-GPU-Card-Shown-PC-Gaming-Show

So ne kleine Dual-GPU-Karte hab ich lang nicht mehr gesehen.

 

[sompe]

Da wird der offensichtlichste Vorteil der Interposer Strategie gut erkennbar aber noch besser kann man ihn anhand der Nano erkennen.
Da der Platzbedarf für den Speicher entfällt kann man die Dinger einfach verdammt klein gestalten.

Müßte durch den Interposer nicht auch das PCB der Karte einfacher ausfallen? Schließlich entfallen ja die ganzen Speicher Anbindungen.

 

[Complicated]

Quellen dazu im Startbeitrag