News AMD-"Raven Ridge APU"-Präsentation Hot Chips 30 vom 20.08.2018

[pipin]

Von der diesjährigen Hot-Chips-30-Konferenz wurden Videos der verschiedenen Sessions hochgeladen. Unter anderem die Session 2 mit den Themen “Intel’s High Performance Graphics solutions in thin and light mobile form factors” und “Delivering a new level of Visual Performance in an SoC — AMD Raven Ridge APU”.
(…)

» Artikel lesen

 

[E555user]

Genau der richtige Zeitupunkt die Präsentation nochmals anzusehen. Es wird eben sehr deutlich wie bei den APUs die diversen Einheiten der GPU mittels IF entkoppelt wurden. Auch bei den GPUs ist alles was nicht CU bzw. Graphics Pipeline ist mittels IF in ein anderes Chiplet oder I/O Modul auslagerbar. Wenn ich mich recht erinnere ist das mehr als bei Vega10, dort verortete ich nur den HBM2 bzw. Memorycontroller bzw. HBCachecontroller mit IF angebunden.
Vielleicht hat man tatsächlich im Zuge des PCIe4 Upgrades mit schnellen SerDes es geschafft die Leistungsfähigkeit ausreichend zu steigern um das jetzt auf einem MCM Die2Die verteilen zu können, statt in einem Die gebunden sein zu müssen. Es entstünde dann die Frage ob mit GPU-Chiplets mit gemeinsamen L3 Cache nach aussen via Treiber eine monolitische GPU abgebildet werden könnte.