AMD Zen 2 - 7nm, 16 Kerne

[pipin]

Das ist natürlich prinzipiell auch eine Möglichkeit, klingt aber irgendwie auch nach einem verkorksten Design, oder?

Der Wortlaut war eher "there will be no APU chiplet design where one of these chiplets is Matisse".
Das lässt durchaus Spielraum für Spekulationen. Wobei es eh ungenau ist, da wir ja davon ausgehen, dass Rome und Matisse die gleichen CCD nutzen.
Matisse ist ja das Package und nicht das Chiplet (gibt es für das Chiplet nen Codenamen?).

Aus der Aussage heraus ist jedenfalls nicht ausgeschlossen, dass Renoir auch dieses Chiplet nutzt.

.

Also die Aussagen waren etwas schwammig beim Epyc Horizon in San Francisco bzw. ich weiß nicht, ob irgendjemand explitzit danach gefragt hat.

Irgendwo war zu lesen - und das ist ja das einzige was Sinn macht - dass für Matisse diverse Dinge deaktiviert werden. Darunter dürfte auch der AMD Secure Processor fallen.

 

[Stefan Payne]

Renoir ist ein 7nm Chip (inkl. IO Dings, GPU Dings, CPU Dings …. halt 1 DIE SoC)

Stimmt, da gibts ja auch noch N6, welches (angeblich) kompatibel zu den N7 Libs sein soll.
Und das preiswertere N7+, welches nicht kompatibel sein soll.
Das wird also in einem komplett anderen und billigerem Prozess gefertigt werden...

Anandtech hatte das in einem Artikel erwähnt. Könnte dieser gewesen sein:
https://www.anandtech.com/show/1422...echnology-7-nm-with-higher-transistor-density

Bei Matisse und Rome hat es Sinn gemacht es zu teilen …. bei APUs nicht wirklich.

Die Frage ist doch:
a) hat die APU auch PCie 4.0 oder gibt man sich mit 3.0 zufrieden?
b) bleibt man weiterhin bei max. 16 Lanes auf den APUs (8 für GPU, 4 für M.2, 4 für Chipsatz

 

[Crashtest]

Ähm bei Matisse hast du 1x8 oder 2x8 Chipsdings, beim Römer 2,4 oder 8 Chipsdings und dann Extra IO.
Bei Renoir haste nur 8 Cores und IO.... da macht es keinen Sinn bzw. es wäre zu teuer !

Die IO Chips gibt es übrigens wegen dem Wafer-Vertrag mit Globaldingsda….

Für Renoir ist es ein Chip wegen der Kühlung, immerhin ist der Haupteinsatzbereich Mobil & Embedded dh BGA
Man hat bei FP5 auch weniger Platz als bei AM4!

 

[pipin]

Die Frage ist doch:
a) hat die APU auch PCie 4.0 oder gibt man sich mit 3.0 zufrieden?
b) bleibt man weiterhin bei max. 16 Lanes auf den APUs (8 für GPU, 4 für M.2, 4 für Chipsatz

Ich frag mich bislang schon warum man PCIe 4.0 überhaupt schon in den Desktop gebracht hat.

 

[Berniyh]

Ich frag mich bislang schon warum man PCIe 4.0 überhaupt schon in den Desktop gebracht hat.

Weil es geht?
Auf dem (Werbe-)papier macht sich das ja durchaus sehr gut, dient eben der Abgrenzung.

Die Voraussetzungen dafür musste man ja wegen Rome eh schaffen.

 

[MagicEye04]

Das stimmt, aber es ist ja eben nicht Vega 20 aka Radeon VII, sondern explizit Vega 10.
Zudem ist der Vega 20 Chip zu groß für eine APU, d.h. es bräuchte schon ein angepasstes Design, was aber bislang ja nur in 12nm vorlag, oder?
Wäre halt komisch vor dem Hintergrund, dass man bei Navi eben schon das kleine Navi Design parat hat.

Aber VEGA10 ist doch ein 200+W Stromfresser. Selbst wenn man den optimal auf 7nm schrumpft und mit niedrigem Takt fährt, kommen da noch über 100W raus.
Steht da (wo auch immer) wirklich explizit Vega10 und das ist gesichert?
Ich würde eher vermuten, dass so wie Vega 3,8,11 (marketing namen) auf Vega10 (chip name) basiert, auf der Grundlage von vega20 (chip) dann von mir aus vega 4,9 und 12 (marketing) daraus werden mit auch entsprechend weniger Recheneinheiten.

 

[BavarianRealist]

Für die neue APU ist meines Erachtens der wichtigste Grund, endlich in den Notebook-Laufzeiten auf Intel aufzuschließen. D.h. das Ding muss vor allem im Idle und bei niedriger Belastung extrem effizient sein. Wer oder was fordert im Notebook denn die GPU heraus, außer Games? In welchen Notebook-Anwendungen wird eine GPU herausgefordert? Die GPU muss nur auf dem Papier stark sein, um Intels neue GPU zu überbieten, kann dann aber ruhig etwas mehr Leistung aufnehmen. Ansonsten muss man auch 8 Cores aufwarten und endlich super Laufzeiten ermöglichen, um mit dem Ding in die Business-Notebooks rein zu kommen.

--- Update ---

Zudem braucht es eine höhere Ram-Bandbreite, wie es Intel auch hat.

Warum nicht die I/O-Einheit der alten Picasso-APU auf das Niveau der neuen Ryzen-3000-I/O-Einheit updaten, die Fläche der Zen+-Cores für mehr GPU-Cores mit niedrigerem Takt (Effizienz) nutzen und dann das Zen2-Chiplet ähnlich Matisse nutzen?

--- Update ---

Aus phronix:

These patches do confirm VCN 2.0 support on Renoir while most of he code changes come down to slight differences around power management / clock gating, golden register settings, and firmware bits.

Laut dem Code geht es um Effizienz bzw. Laufzeiten.

Für mich macht das alles Sinn:

AMD wird vermutlich keinen weiteren Zen2 auf dem Standard-N7-Prozess entwickeln. Zudem dürfte die erste "echte" 7nm-APU den effizienteren, dichteren und womöglich in der Produkton dann auch günstigeren N7+-Prozess nutzen, der noch zu neu ist. Zudem braucht es für eine reine 7nm-APU erst mal auch all die I/O- und sonstigen Funktionen in 7nm, die bisher nur als 12nm-I/O-Die vorliegen.

Was läge also näher, als das verfügbare Zen2-Chiplet unverändert zu nutzen und den Rest in 12nm in das I/O-Die zu integrieren: die neue I/O-Einheit von Zen2 ist 12nm. Zudem ist die GPU-Einheit und alle sontigen APU-Funktionen von Picasso ebenfalls in 12nm vorhanden.

--- Update ---

Ergänzung:

Evtl.ist gleich noch ein HBM-Controller mit auf dem I/O-GPU-Die, sodass man auch noch eine 4GB-HBM-Die als drittes Die für eine Highend-Version mit drauf nimmt.

 

[Berniyh]

Aber VEGA10 ist doch ein 200+W Stromfresser. Selbst wenn man den optimal auf 7nm schrumpft und mit niedrigem Takt fährt, kommen da noch über 100W raus.
Steht da (wo auch immer) wirklich explizit Vega10 und das ist gesichert?
Ich würde eher vermuten, dass so wie Vega 3,8,11 (marketing namen) auf Vega10 (chip name) basiert, auf der Grundlage von vega20 (chip) dann von mir aus vega 4,9 und 12 (marketing) daraus werden mit auch entsprechend weniger Recheneinheiten.

Mit Vega10 war hier nur die Generation gemeint, denn im Linux Kernel laufen die eben als Vega10 bzw. für manche mobile Varianten als VegaM.
Ein Vollausbau mit 64 Einheiten wird das natürlich nicht.

Allerdings hast du mit einem unrecht, denn bei der VII kann man durchaus sehen, dass Vega bei den richtigen Taktraten ziemlich effizient sein kann, dazu gab es auf einigen Seiten und Channels Experimente mit niedrigeren Taktraten und Spannungen.
Macht auch irgendwo Sinn, denn Effizienz ist in Rechenzentren (und dafür sind die Chips ja eher konzipiert) wichtig.
Die Vega 56 und Vega 64 sowie VII sind unter anderem deshalb so Stromfresser, weil man sie im Takt so hochprügeln musste um nicht komplett in die Bedeutungslosigkeit zu versinken.

--- Update ---

Evtl.ist gleich noch ein HBM-Controller mit auf dem I/O-GPU-Die, sodass man auch noch eine 4GB-HBM-Die als drittes Die für eine Highend-Version mit drauf nimmt.

Fände ich in der Tat interessant, wäre dann quasi eine Art L4 Cache.

Darüber haben wir hier auch schon mal spekuliert. Im Prinzip könnte man das sogar Stacken.

 

[MagicEye04]

...Zudem braucht es für eine reine 7nm-APU erst mal auch all die I/O- und sonstigen Funktionen in 7nm, die bisher nur als 12nm-I/O-Die vorliegen.

Was läge also näher, als das verfügbare Zen2-Chiplet unverändert zu nutzen und den Rest in 12nm in das I/O-Die zu integrieren: die neue I/O-Einheit von Zen2 ist 12nm. Zudem ist die GPU-Einheit und alle sontigen APU-Funktionen von Picasso ebenfalls in 12nm vorhanden.

Es sollte ja eigentlich kein Problem sein, das I/O mit dem 7nm Prozess in 12nm Strukturen zu fertigen. Anders würde das in vielen Teilen ohnehin auf bei einem shrink auf 7nm nicht gemacht werden, weil ja die breiten Strukturen für die Ströme und Signale nötig sind und man da das meiste gar nicht so weit schrumpfen kann.

Allerdings hast du mit einem unrecht, denn bei der VII kann man durchaus sehen, dass Vega bei den richtigen Taktraten ziemlich effizient sein kann, dazu gab es auf einigen Seiten und Channels Experimente mit niedrigeren Taktraten und Spannungen.
Macht auch irgendwo Sinn, denn Effizienz ist in Rechenzentren (und dafür sind die Chips ja eher konzipiert) wichtig.
Die Vega 56 und Vega 64 sowie VII sind unter anderem deshalb so Stromfresser, weil man sie im Takt so hochprügeln musste um nicht komplett in die Bedeutungslosigkeit zu versinken.

Ich hab ja selbst eine VII und habe die durch undervolting und ein wenig Takt zurücknehmen auch recht sparsam trimmen können - trotzdem agiert sie gerade noch im 3stelligen Wattbereich.
Dass die VEGA infeffizient sind, habe ich ja nicht gesagt - nur dass sie viel Strom schlucken - bezogen auf den Desktop-Standard-Ausbau.
Die Mobilvarianten sind was Anderes und wenn Du Dich auf die bezogen hast, dann passt es natürlich. Darum hatte ich ja auch in den Raum geworfen, dass man die Vega20 ebenfalls in kleinerer Variante bringen kann - in den vorhandenen 7nm.

 

[Stefan Payne]

Ich frag mich bislang schon warum man PCIe 4.0 überhaupt schon in den Desktop gebracht hat.

Weil mans kann
Weil die Wettbewerber das nicht haben
Weil man erster sein kann
Weil man so die "Industry Leader" Position für sich beanspruchen kann

Kurz: meist nur Marketing, wirklich sinnvoll, für die meisten Leute, wäre der Link von CPU zu Chipsatz.

PS: was mich richtig ankotzt ist, dass es kaum mehr Boards mit 8x-SATA gibt...
Oder mehr...

 

[Crashtest]

IBM war schneller !

Es gibt Boards mit dual Mini-SAS-Ports (4x SATA)

 

[eratte]

Server und Desktop, Äpfel und Birnen?

 

[MagicEye04]

IBM war schneller !

Es gibt Boards mit dual Mini-SAS-Ports (4x SATA)

Schneller als wer? oder was?
Bei TR4 würde man auch fündig werden, wenn es bei AMD bleiben soll.

Ich würde ja einfach eine zusätzliche PCIe-Karte einbauen, wenn mir die SATA-Schnittstellen ausgehen.

 

[Crashtest]

IBM Power9 hat doch auch PCIE 4.0 - und da war IBM halt schneller!

 

[Peet007]

Mit eigenem I/O ist da AMD sehr flexiebel was sprzielle Kundenwünsche angeht, würde ich mal sagen und so schnell ist PCIe 3.0 nicht tot zu kriegen.

Bis die Vegas/10xx und 20xx mal end of life gehen dauert schon eine weile.

 

[pipin]

Mit eigenem I/O ist da AMD sehr flexiebel was sprzielle Kundenwünsche angeht, würde ich mal sagen und so schnell ist PCIe 3.0 nicht tot zu kriegen.

Bis die Vegas/10xx und 20xx mal end of life gehen dauert schon eine weile.

Arcturus kommt doch auch noch.

Und das wird nächstes Jahr dann ja noch spannender wenn es die Custom-CPUs für Frontier und Milan selbst gibt. Was AMD da mit den IO-Dies noch macht muss man mal sehen.

 

[Berniyh]

Arcturus kommt doch auch noch.

Aber Arcturus ist ja eher für die Radeon Instinct Serie.

Dort haben ja die Vegas auch schon PCI-E 4.0

 

[Stefan Payne]

Ich würde ja einfach eine zusätzliche PCIe-Karte einbauen, wenn mir die SATA-Schnittstellen ausgehen.

Problem ist, dass die anscheinend sau heiß werden und nicht ausreichend gekühlt werden bzw das PCB die wärme nicht abführen kann. So ist es z.B. bei meinem Inline 4x S-ATA Controller...


Auch hätte ich gern etwas mit niedriger Leistungsaufnahme -> 20W Idle mit 2400G (ohne HDDs).
Das schaut dann irgendwie nicht soo einfach aus...

Da bleibt also nur noch das MSI X470 PRO Carbon, welches nur 16MiB BIOS hat (und nicht als MAX neu aufgelegt wird) sowie das ASrock Taichi, welches nur einen Display Ausgang hat...

 

[MagicEye04]

Dein Board muss also die eierlegende Wollmilchsau sein? Also Fileserver, Arbeitsrechner, Spielerechner und Stromsparechner in Einem?

 

[Stefan Payne]

Was AMD da mit den IO-Dies noch macht muss man mal sehen.

CCIX und co aktiv?

--- Update ---

Dein Board muss also die eierlegende Wollmilchsau sein? Also Fileserver, Arbeitsrechner, Spielerechner und Stromsparechner in Einem?

Eierlegende Wollmilchsau??
Ganz und gar nicht!

Zumal es das ganze ja auch (fast) gibt, in Form vom ASUS X370-F Strix. Wenn da nicht der Stromverbrauch wäre.
Das MSI X470 Pro Carbon ist ja auch in der Richtung...

ASROCK X570 Steel Legend war ja 'nen Reinfall...

 

[Peet007]

Das sich Intel nicht auf PCIe 4.0 einlässt war klar. Gleich auf PCIe 5.0 und um bessten alles auf ihren Speichercontroller anpassen.

Wieweit da AMD mitspielt? Auf jeden Fall gibt es mehr vielfalt. Wie es dann mit mischbestückungen aussieht AMD/Intel Intel/AMD? Wenn es darauf hinausläuft das jeder sein eigenes Süppchen kocht. Nvidia muss sich da beiden anpassen.

 

[Stefan Payne]

Das gute ist, dass AMD da deutlich flexibler ist, mit dem 2 Die/Chiplet Konzept...

Die Frage ist doch, wie das I/O Die wirklich aufgebaut ist und wie schnell AMD da diverse Bereiche austauschen könnte.

 

[eratte]

Das sich Intel nicht auf PCIe 4.0 einlässt war klar.

Dauert nur ein bischen:

Intel "Tiger Lake" Supports PCIe Gen 4 and Features Xe Graphics, Phantom Canyon NUC Detailed (TechPowerUp)

 

[Peet007]

PCIe 4.0 ist jetzt nur mal eine verdoppelung der Geschwindigkeit.

Ist bei mir auch wiederum nur eine Spekulation. Wie unterschiedlich sind die Speicherkontroller damit man jeweil den besten Datenfluss gewährleisten kann?

 

[Stefan Payne]

Ist bei mir auch wiederum nur eine Spekulation. Wie unterschiedlich sind die Speicherkontroller damit man jeweil den besten Datenfluss gewährleisten kann?

Sehr
Schau mal die Steckrichtung vom Speicher an und vergleiche mal AMD mit Intel.
Bei AMD ist der Aufkleber/die Chips idR zur CPU.
Bei Intel ist der Aufkleber/die Chips idR von der CPU

Wenn ich das jetzt recht im Hirn hab, keine Lust nachzuschauen