AMD - Zen 3 - 7 nm / 6 nm - Vermeer, Cezanne, Warhol, Rembrandt, Dragon Point

Was mich wundert das die 4000er APU aus einem Die besteht und nicht aus einem I/O einem Core Chiplet und GPU Chiplet. Wäre doch günstiger. Nur wegen einem Laptop Designe kann ich mir nicht vorstellen. Die Chiplets bekommt man auch so gekühlt.
 
In erster Linie sind die APUs für Laptops entwickelt und werden für den Desktop vermutlich nur zweitverwertet.
Da kommt es auf jedes Watt an.
Wie kommst Du drauf, dass es günstiger wäre?
 
Wohl falls was putt beim Beleuchten geht... an der GPU... oder CPU. Dann muss man nicht alles wegwerfen, sondern nur den defekten Chiplet.
 
CPU-Kerne und GPU-Einheiten sind ja sehr zahlreich vorhanden und dort können Defekte gut verkraftet werden durch Abschalten.
Der idle-Verbrauch der 3000er Ryzens ist ja verglichen mit Intel leider immer noch ein Vielfaches und ein Teil davon kommt vermutlich auch durch den separaten IO-die in altertümlicher Fertigung.
Dann noch der Wahn nach immer flacheren Geräten - da ist so ein zusätzlicher Chipträger für die Verdrahtung der Chips womöglich 0,5mm zu viel.
 
Zuletzt bearbeitet:
Zuletzt bearbeitet:
Ich glaube da aber nicht dran, aber man wird sehen.
 
Naja, das Gerücht stammt wohl von Digitimes; nicht gerade die unseriöseste Quelle für sowas :o
 
Dadurch das TSMC angeblich keine Aufträge mehr von HUWEI annimmt könnten da auch Kapazitäten nun frei sein oder? Aber klingt alles ziemlich kurzfristig für ein Chipdesgin.

Und ZEN3 late 2020 ist ja eine mehrfach getätigte Aussage von AMD.
 
Ryzen-4000 und Milan sind für Ende 2020 angekündigt, die können m.E. kaum N5+ sein, da es davon ja auch schon lange Samples gibt.

Nachdem der N5+ aber gegenüber N7 einen großen Leistungssprung bringen soll und dessen frühe Verfügbarkeit sich schon seit einiger Zeit angekündigt hat, kann ich mir gut vorstellen, dass AMD sich bereits nach ersten Zen3-Samples in 7nm dazu entschieden haben könnte, gleich mit einer Entwicklung eines Shrinks davon zu beginnen, sodass Zen3 in N5+ dann womöglich nur wenige Quartale nach dem 7nm-Zen3 kommen könnte, also vielleicht schon im Frühjahr-Sommer 2021?
 
Hi
naja das kommt ganz drauf an wie man es sieht, wenn du mit einer Chip Gen mehrere Varianten abdecken willst ist das nicht trivial wenn es auf einmal mehr als eine gibt.
aber anderer Seits je nach dem wie attraktiv es ist könnte es auch eine Changs sein sich daraus einen Vorteil zu verschaffen ;)
lg
 
Cool, spannende Zeiten jedenfalls. Mal schauen wie viele Enten am Ende dabei waren.
 
Nach den Aussagen von Lisa Su gibt es erst mal Nichts so schnell in N5+, hier der Call von gestern.

@Matisse-Refresh:
Die Zen2-Chiplets dürften unverändert sein. Aber Zen3 dürfte auch wieder ein Chiplet sein, weil es Milan braucht. Somit dürfte auch Vermeer ähnlichen Aufbau wie Matisse haben, also I/O-Chip + Zen3-Chiplet(s). Da der 7nm-Prozess inzwischen sehr niedrige Defect-Densitiy hat, würde es mich wundern, wenn die Chiplets jetzt nicht wenigstens 16 Cores haben; das dürfte letztlich etwas Diesize gegenüber 2x 8-Core-Chiplets sparen. Das würde aber bedeuten, dass man die 16-Core-Chiplets auf kaum mehr als 12 (10?) Cores reduziert. 8- und vor allem 6-Corer damit zu basteln wäre Verschwendung => diese werden also noch länger mit Zen2 bedient, Zen2 wird also noch länger im Program bleiben, schon alleine um einen preislichen Abstand/Druck zu Comet-Lake herzustellen.

@I/O-Chip:
Wenn Zen3 wieder ein Chiplet ist, braucht auch Vermeer wieder einen I/O-Chip. Es würde mich wundern, wenn AMD diesen nicht überarbeiten würde, zumal ein neuer 12nm-Chip weit billiger ist, als ein zusätzliches 7nm-Die. Nach der ursprünglichen Roadmap sollte dieser auch langsam fertig sein. Vermutlich ist er längst fertig, und warum sollte Matisse-2 nicht bereits den neuen I/O-Chip haben, zumal für Matisse-2 die gleichen Kompatibilitäten wie für Zen3 bezüglich der 4xx-Chipsäte gelten sollen => das alleine deutet eigentlich schon darauf hin, dass Matisse-2 bereits den I/O-Chip von Vermeer haben könnte. Womöglich bringt vor allem der neue I/O-Chip die meisten Leistungssteigerungen für Games in Matisse-2, weil er schon die Ram-Controller von Vermeer hat?

Wenn man Zen2 weiter vor allem für "billige" 6- und 8-Corer verwenden will, warum dann nicht mit dem neuen I/O kombinieren, zumal man dann den alten nicht mehr herstellen muss? Unter solchen Bedinungen macht für mich Matisse-2 sehr viel Sinn, auch kurz vor Vermeer.
 
Zuletzt bearbeitet:
Abwarten, richtig dementiert hat sie es auch nicht aber ich glaube es auch nicht.

Aber die Kuh ist noch nicht ganz durch das Dorf da trabt schon die Nächste (ZEN3+) an:

AMD Ryzen 5000 Zen3 “Warhol” to succeed Vermeer? (VideoCardz)

Diese Info passt irgendwie gar nicht in die N5plus-Gerüchte rein. Wozu einen Refresh in 7nm, wenn doch N5+ schon so weit ist? Könnte es nicht eher sein, dass AMD einfach einen "schnellen" Shrink von Zen3 auf N5+ zusätzlich in die Roadmap aufgenommen hat, da Zen4 noch etwas länger braucht und es nicht schaden kann, auch auf der aktuellen DDR4-Plattfrom noch was nachschieben zu können, bevor sich DDR5 preislich durchsetzt? Ich glaube eher dass das N5+ Gerücht genau daraus entstanden sein könnte, es also auch eine Version von Ryzen-4000 in N5+ geben soll, von der es vermutlich in Q4-2020 erste Samples geben soll, die Serienproduktion aber wohl mindestens 2 Quartale später starten dürfte.
 
Ich frage mich gerade wer da diese "Leaks" gerade so forciert, bei der Menge kann man schon der Versuchung erlegen das nicht alles falsch ist.
 
Zuletzt bearbeitet:
Ich frage mich schon lange ab wann AMD an eine Schwelle bei den Stückzahlen kommt, bei der ein Split von Server/TR Linie und Desktop bei den Chip(let)s Sinn macht.
Die monolithischen APUs sind mit 8 Kernen schon so weit, dass Chiplets hier eher nachteilig sind. Bei den Many-Cores braucht es die aber nach wie vor. Dort ist Gaming nicht die Kernzielgruppe. Beim einen will man moderat grossen aber extrem schnellen RAM+Cache, bei den anderen extrem grosse Caches kohärent mit vielen Kernen und viel IO.

Es würde Sinn machen einem Monolithen um 5nm noch bis 16 CPU Kerne zu fahren und bei den Chiplets vllt. auch mit 4fach SMT 8-Kerner CCD mit viel Cache auf MCM zu kombinieren.
 
Zuletzt bearbeitet:
Eigentlich macht ein Shrink eines 16-Core-Zen3-Chiplets gar keinen Sinn, wenn es darum geht, von 7nm auf 5nm auszuweichen: hier spart man kaum Wafern, weil die Dinger so klein sind und erst mal nur im Perfromance/Highend-Desktop gebraucht werden. Milan-Server werden wohl erst gegen Ende 2021 in Stückzahlen gehen.

Wenn AMD für TSMC möglichst schnell 7nm-Wafer zu 5nm-Wafer wechseln will, dann müssen sie das dort machen, wo sie viele Wafer verbrauchen: Renoir ist doppelt so groß wie ein Zen2-Chiplet und ist ein Massenprodukt, dafür dürfte AMD wohl eher 3 bis 5-mal so viele Wafer wie für Zen2 verbrauchen. Wollte AMD nun schnell N5+ nutzen, und an dem Gerücht was dran sein, dann müsste das Ganze ja schon eine Zeit laufen. Von daher macht für mich eigentlich nur Renoir Sinn: das Einfachste dürfte wohl sein, den Renoir - so wie er ist - einfach "mit Gewalt" auf 5nm zu shrinken: davon hat AMD am meisten: hier spart man Diesize und kann die Effizienz-Steigerung im Notebook-Sektor sofort sinnvoll umsetzten. Zudem wäre es sicherlich einfach, hier einfach die CU-Anzahl kräftig zu erhöhen. Das Ding mit ordentlich CUs würde dann wohl als APU auch für den Großteil der Mainstream-Desktops ausreichen.

Ebenso werden die SoCs für PS5 und Xbox bald geshrinkt werden, d.h. AMD braucht hierfür sowieso einen Zen2-Shrink in 5nm sowie alle anderen Komponenten, wobei man hierfür dann noch die RDNA-CUs shrinken müsste.

--- Update ---

Hier auch ein paar interessante Gedanke zum N5P-Gerücht und Huawei/TSMC

Wenn ein neues Produkt möglichst schnell auf 5nm gehen soll, dann meines Erachtens nur ein Produkt, das bereits fertig ist und schnell große Stückzahlen machen kann: das wäre für mich ein Shrink von Renoir. Zudem Zen3 und RDNA2 "werden" gerade erst fertig, hier ist man immer noch im Sample-Status, d.h. wenn bald was mit 5nm kommen soll, dann muss der Übergang möglichst einfach und der Produktionsstart ohne neues, langes Sampling ablaufen können. Die große Frage hier: wie schnell kann ein reiner Shrink ablaufen?
 
Das meinte ich. Wenn AMD zügig eine Zen3 APU in 5nm mit mehr als 8 Kernen auflegt und ausreichend L3 dann kann man die gesamte Desktop-Sparte mit solchen Monolithen bedienen.
16/32 ist da wirklich schon extrem. Hier kann man vermutlich den Kunden eher mit HBM on chip überzeugen. Bei iGPU braucht es nicht mehr als die winzigen 8CU die man schon hat, die sollten mit RDNA allein genug zulegen. Gepaart mit einer dedizierten GPU an PCIe4 liegen die ohnehin brach oder könnten Physik und TrueAudioNext berechnen...

Sollten beide Gerüchte im Kern richtig sein wäre das mit Desktop kurzfristig auf 5nm und Chiplets in 7nm wie im Tapeout die sinnvollste Erklärung.

PS: ZEN3 ist zum Zeitpunkt schon fertig ist die allg. Annahme. Nur noch nicht in Produktion. Oder hat jmd. was von notwendigen Redesigns gehört..?
 
Zuletzt bearbeitet:
Ich halte das für eine Auswirkung der Geheimhaltungsstrategie bei AMD. Es werden Erstinfos an OEMs individuell mit mit Abweichenden Angaben (Taktrate, Modellbezeichnung, zugehöriger Fertigungsnode, etc.) versendet und dann die offensichtlichen Leakquellen geschloßen, wenige Tage später gehen die echten Infos an die Partner. Selbst wenn die echten Daten dann irgendwo dabei sind, hat man einige Plaudertaschen enthüllt und die Spezifikationen mit "von bis"-Möglichkeiten maskiert. Eine Desinformationskampagne schätze ich.
 
PS: ZEN3 ist zum Zeitpunkt schon fertig ist die allg. Annahme. Nur noch nicht in Produktion. Oder hat jmd. was von notwendigen Redesigns gehört..?
Zen3 hätte es Ende des Jahres im Laden zu kaufen geben sollen, dafür müsste man mit der Produktion jetzt anfangen.
 
Zurück
Oben Unten