AMD - Zen 3 - 7 nm / 6 nm - Vermeer, Cezanne, Warhol, Rembrandt, Dragon Point

Tu334

Cadet
Mitglied seit
13.03.2014
Beiträge
39
Renomée
2
Der Zen 2 Launch ist unlängst über die Bühne gegangen, um nicht zu sagen bombastisch eingeschlagen.

Zeit sich um einen Zen 3 Thread zu kümmern.

Bis jetzt gibt es noch relativ wenig handfestes dazu zu sagen.

Was wir bereits wissen:
Es wird wohl TSMCs 7nm+ Fertigung zum Einsatz kommen, die teilweise auf die lange ersehnte EUV Lithographie setzen wird.
Die Tatsache, dass Zen 3, bzw dessen Desktop Implementierung Vermeer, relativ bald nach Zen 2 kommt (schon nächstes Jahr) und mit letzterem schon viele wichtige Optimierungen in der Architektur an sich vorgenommen wurde, erwarte ich mir Architekturseitg weniger große Umstellungen. Wahrscheinlich wird es nach wie vor bei der gleichen Anzahl an Cores/Chiplets kommen wie bei Zen2, hier und da einige Architekturverbesserungen (etwa wie zw Zen und Zen+) geben, und aufgrund der nach wie vor benutzten 7nm TSMC Fertigung auch von dieser Seite nicht allzu große Änderungen geben (Taktung, Verbrauch). Was aber vielleicht aus Enthusiastensicht besonders interessant sein wird ist die Tatsache, dass eben schon EUV zum Einsatz kommt. Bin also in diesem Zusammenhang sehr auf Tests gespannt, die OC, Undervolting, Wärmeentwicklung und dergleichen enthalten. Weiters auch technische Artikel zu Yields usw.
 
Naja, bei DER Bombe, die AMD da abgeliefert hat, ist es schwer um Zen3 zu spekulieren.

Was im Netz rumgeistert ist SMT4. k/a, was man davon halten soll.
 
Naja, bei DER Bombe, die AMD da abgeliefert hat, ist es schwer um Zen3 zu spekulieren.

Was im Netz rumgeistert ist SMT4. k/a, was man davon halten soll.

Naja, ich denke das ist plausibel. Zen3 ist immer noch von Jim Keller entworfen. Die Wahrscheinlichkeit, dass er das gleiche wie damals Alpha beim EV8 vorhat, ist einerseits zwar nicht groß, andererseits stellt sich die Frage, was man anderes machen sollte, außer in die Breite zu gehen?

Soll heißen, dass AMD nochmal 2 INT-Pipelines nachrüsten und die FPU-Pipes ebenfalls verdoppeln könnte. Ne andere Wahl hat man eigentlich nicht, die IPC sind größtenteils ausgereizt. Da hülfe es dann halt auch, wenn man die ganzen Puffer und Caches aufgrund SMT4 vergrößern kann. Bei nur einem Thread bleibt davon dann zwar nicht viel IPC-Leistungsplus übrig, aber besser als nichts und die Hauptvorteile zeigen sich dann mit SMT2 bzw. 4.

4x 256bit AVX-Pipes wären außerdem auch praktisch, um einem Thread 2x512 AVX-Instruktionen pro Takt verarbeiten zu lassen.
 
Zuletzt bearbeitet:
Zunächst einmal wird es wieder beim gleichen Sockel und DDR4 bleiben.
Die Strategie bei AMD auf Intel zu reagieren könnte abwechselnd in Takt und IPC oder Kernanzahl liegen.
Es braucht eine Antwort auf die AVX512 Frage, der IO Die und Inter Chiplet Kommunikation können verbessert werden. 20 CUs in der APU iGP benötigen adäquate Bandbreite.
 
Gemäss dem "Zen3 Fahnenträger"

bestätigt sind Fertigung nm7+, TSMC 20% mehr Dichte 10% bessere Effizienz bei gleicher Last

Gerüchte deuten auf eine Kombination aus:
doppelte Effizienz, 1GB HBM oder mehr LL Cache, deutliche IPC Steigerung (8%), SMT4 EPYC /SMT3 (mobile?, Xbox?), 3700X-Klasse bei 35 TDP
Probleme mit Windows Scheduler müssen behoben werden, AMD arbeitet mit Microsoft daran. Linux skaliert besser bei TR.

(BobCat Replacement auf Basis Zen unterwegs, Monolith 12nm FDX GF)
 
Doppelt war wohl relativ zur direkten Konkurrenz gemeint, alles im verlinkten Video.
Er sagte die Kombination aus IPC-Steigerung, SMT4 und dem HBM Cache incl. verbessertem Node würde die Plattform doppelt Effizient machen können.
GF 12FDX APU bei min 41

--- Update ---

Ich habe mir noch sein Video aus Mai zum Zen3 angesehen, das lohnt sich auch in Hinblick auf Zen4. Das sind alles gute Überlegungen schon 5 Monate alt...
mlid_z3c.png
 
Zuletzt bearbeitet:
Die Idee mit dem 12nm-FDX klingt interessant. Bedenkt man, dass AMDs aktuelle "Value-low-power-APUs" weiterhin auf 28nm-Excavator basieren, würde dieser Ansatz Sinn machen. Was aber nicht so dazu passt, ist das Fehlen irgendwelcher News zu 12nm-FDX: wann soll es den denn geben?

Auch nicht uninteressant: Globalfoundries will einen 12nm-2n-gen-Prozess bringen, einen 12nm+:

...Derived from GF’s existing 12nm Leading Performance (12LP) platform, GF’s new 12LP+ provides either a 20% increase in performance or a 40% reduction in power requirements over the base 12LP platform, plus a 15% improvement in logic area scaling. A key feature is a high-speed, low-power 0.5V SRAM bit cell that supports the fast, power-efficient shuttling of data between processors and memory...

allerdings dauert auch das noch:

...The 12LP+ PDK is available now and GF is already working with several clients. Tape outs are expected in the second half of 2020 and volume production is set for 2021 from GF’s Fab 8 in Malta, New York.,,

Vor dem Hintergrund, dass die 7nm-Prozesse wohl erst mal knapp und daher wohl auch richtig teuer bleiben werden, kann es sich womöglich für AMD auszahlen, auch die 12nm-Produkte für die Lowend-Märkte weiter zu entwicklen, um sie günstig und flexibel fertigen zu können...es würde mich nicht wundern, wenn AMD daher auch an einer Art weiterentwickelten Zen (Zen2+?) für 12nm oder 12nm+ oder 12nm-FDX für Lowend-APUs entwickeln könnte.

Wenn es stimmt, dass 7nm-Wafer etwa das 3-fache von 12nm-Wafern kosten sollen, dann wären 12nm-Produkte deutlich billiger als Selbige in 7nm, zumal die 7nm-Variante in vielen Strukturen nicht auf 50% Fläche schrumpfen, insbesondere für I/O => Für lowend-Produkte wäre 12nm dann kostenmäßig noch lange von Vorteil, zumal auch die Produktentwicklung auf 12nm nur etwa die Hälfte kosten soll.

Von daher macht auch die Spekulation Sinn, dass die kommende Renoir-APU keine reine 7nm-APU sondern 12nm+7nm werden dürfte. Der aktuelle Picasso dürfte noch länger die Mainstream-APU bleiben.

--- Update ---

Ergänzung:

Wenn man jetzt noch so diverse Aussagen von Papermaster berücksichtigt, nach denen er inzwischen mit schrumpfenden Strukturen eher wieder zurückgehende Takte erwartet (und weshalb Intels Highend-CPUs auch weiterhin in 14nm sind), dann würde es durchaus Sinn machen, die Entwicklung der zukünftigen Cores einerseits auf Lowpower und hohe Integration (vor allem für Server mit vielen Cores: neueste Prozesse) und auf der anderen Seite auf hohe Takte für Gaming optimiert. Vor allem für Gaming-CPUs könnte AMD womöglich auf den kommenden 12LP+-Prozess von GF zurück kehren und wieder alles auf einem Die integrieren. Womöglich hat man hierfür schon eine Parallelentwicklung ausgehend von Zen+, die die IPC-Optimierungen in Verbindung mit Takt-Optimierungen übernimmt. Wenn man das dann in 12LP+ mit 5Ghz+ hinbekommt, dürfte AMD wohl auch noch in 2021 die beste Gaming-CPU haben. Die Umsetzung auf 12LP+ wäre nicht so teuer und die Wafer wohl auch nicht. Und die Zen3-Entwicklungen (4Tread-SMT) dürften hier weniger interessant sein.
 
Zuletzt bearbeitet:
Doppelt war wohl relativ zur direkten Konkurrenz gemeint, alles im verlinkten Video.
Er sagte die Kombination aus IPC-Steigerung, SMT4 und dem HBM Cache incl. verbessertem Node würde die Plattform doppelt Effizient machen können.
GF 12FDX APU bei min 41

--- Update ---

Ich habe mir noch sein Video aus Mai zum Zen3 angesehen, das lohnt sich auch in Hinblick auf Zen4. Das sind alles gute Überlegungen schon 5 Monate alt...
Anhang anzeigen 39095


Also dass die nächste XBOX auf Zen 3 basieren soll halte ich doch für sehr gewagt.
 
Also dass die nächste XBOX auf Zen 3 basieren soll halte ich doch für sehr gewagt.
Intels Embree ist m.M. ein Raytracing-Ansatz um die AVX512 SIMD ins Spiel zu bringen. Wenn mit Zen3 in den Cores in der Hauptsache optimierte Caches und Scheduler für SMT4 gemeint sind würde eine damit lauffähige x86 Raytracing-Lib sehr viel Sinn ergeben. Mit PCIe4 oder irgend einer Form von IF und einheitlichem Hauptspeicher wäre man auch nicht zu langsam das zwischen CPU-Cores und GPU-Cores aufzuteilen.
Da das Zen3 Design schon lange fertig ist spricht nichts dagegen Ideen davon bereits in Semi-Con Konsolen zu sehen. Es kommt auf den Besteller an...
An Embree gefiele mir, dass man einen Anwendungsfall für PCIe4 und ManyCore CPUs hätte.
 
Ergänzung:

Wenn man jetzt noch so diverse Aussagen von Papermaster berücksichtigt, nach denen er inzwischen mit schrumpfenden Strukturen eher wieder zurückgehende Takte erwartet (und weshalb Intels Highend-CPUs auch weiterhin in 14nm sind), dann würde es durchaus Sinn machen, die Entwicklung der zukünftigen Cores einerseits auf Lowpower und hohe Integration (vor allem für Server mit vielen Cores: neueste Prozesse) und auf der anderen Seite auf hohe Takte für Gaming optimiert. Vor allem für Gaming-CPUs könnte AMD womöglich auf den kommenden 12LP+-Prozess von GF zurück kehren und wieder alles auf einem Die integrieren. Womöglich hat man hierfür schon eine Parallelentwicklung ausgehend von Zen+, die die IPC-Optimierungen in Verbindung mit Takt-Optimierungen übernimmt. Wenn man das dann in 12LP+ mit 5Ghz+ hinbekommt, dürfte AMD wohl auch noch in 2021 die beste Gaming-CPU haben. Die Umsetzung auf 12LP+ wäre nicht so teuer und die Wafer wohl auch nicht. Und die Zen3-Entwicklungen (4Tread-SMT) dürften hier weniger interessant sein.

Die Idee hat etwas für sich. Allerdings denke ich dass Zen2 vor allem vom grösseren Caches profitiert hat, die wiederum besseres Scheduling ermöglicht haben. Den Vorteil wird man ohne 7nm nicht ausspielen können. Gleichermassen ist m.E. Navi mit mehr Cache relativ stark abhängig von der höheren Dichte. Auch die APUs mussten immer am CPU-Cache sparen.
Ein monlithischer APU mit 8 Zen2 Kernen würde ich nicht erwarten. Eher 4 oder 6 Kerne ohne Kompromisse beim Cache je Core. Bei den Navi-Kernen könnten diese von einem Shared Cache profitieren, die CU-Anzahl wäre der limitierende Faktor, aber das dual-CU und Cache-Design hat Navi gegenüber Vega effizient gemacht.
Die Erwartung ist doch eher, dass noch einmal bei 7nm von TSMC die Taktausbeute verbessert werden kann als dass diese in höherem Mass bei GF 12nm+ angehoben werden kann. Allerdings kann GF ohne 7nm dem 12nm Prozess noch viele ++ nach Intels Vorbild hinzufügen, der Ausgang wo letztlich mehr Takt erreichbar wird ist offene Spekulation.
Nach meinem Eindruck hat AMD bislang zu wenige 12nm Produkte lanciert, der Sprung auf 7nm hat die Optimierung dieses GF-Node etwas ausgelassen. Günstige monolitische Designs sollten dort noch kommen. Die höchsten Taktraten für Gaming würde ich dort aber nicht erwarten.
 
Zuletzt bearbeitet:
Ein monlithischer APU mit 8 Zen2 Kernen würde ich nicht erwarten. Eher 4 oder 6 Kerne ohne Kompromisse beim Cache je Core. Bei den Navi-Kernen könnten diese von einem Shared Cache profitieren, die CU-Anzahl wäre der limitierende Faktor, aber das dual-CU und Cache-Design hat Navi gegenüber Vega effizient gemacht.
Die Erwartung ist doch eher, dass noch einmal bei 7nm von TSMC die Taktausbeute verbessert werden kann als dass diese in höherem Mass bei GF 12nm+ angehoben werden kann. Allerdings kann GF ohne 7nm dem 12nm Prozess noch viele ++ nach Intels Vorbild hinzufügen, der Ausgang wo letztlich mehr Takt erreichbar wird ist offene Spekulation.
Nach meinem Eindruck hat AMD bislang zu wenige 12nm Produkte lanciert, der Sprung auf 7nm hat die Optimierung dieses GF-Node etwas ausgelassen. Günstige monolitische Designs sollten dort noch kommen. Die höchsten Taktraten für Gaming würde ich dort aber nicht erwarten.

Die Frage ist aber auch was Globalfoundries leisten kann, der 12LP+ ist angekündigt : https://www.planet3dnow.de/cms/5101...-solution-for-cloud-and-edge-ai-applications/, aber Tape Out 2 . Hälfte 2020 und Massenproduktion in 2021? Das wirkt ja im Gegensatz zu TSMC wie Schneckentempo.

Anscheinend will aber GloFo ums Verrecken Geld einsammeln - siehe Klage gegen TSMC, Verkauf diverser Fabs - und will jetzt wohl doch in naher Zukunft an die Börse.

Man kann eigentlich nur froh sein, dass AMD den Klotz mit dem Wafer Agreement vom Hals hat. Und mit TSMC sehen wir ja momentan erst die Anfänge, vielleicht konnte AMD bei GloFo ja auch Planungen nicht umsetzen, weil die Prozesse hakten. Die mussten doch damals auch schon von Samsung lizensieren.
 
Warum sollte AMD zu alter Technik zurückkehren, nur um ein paar Game-Programmierer für ihre eher schlechte Multi-Core-Umsetzung zu belohnen?
Das glaube und hoffe ich nicht.
Wenn, dann sollte das möglichst lokal innerhalb der Rechenkerne umgetzt werden - also einzelne Strukturen etwas größer lassen, wenn das Vorteile hinsichtlich höherer Geschwindigkeit bietet, aber den großen Rest so klein wie möglich.
 
Jupp, Gott sei Dank ist man GloFo los, auch wenns schade ist, da es ja ein ehemaliger Teil von AMD ist. Mit Glofo wäre AMD bei 12nm stehen geblieben und könnte keinen so guten Druck aufbauen.
 
Jupp, Gott sei Dank ist man GloFo los, auch wenns schade ist, da es ja ein ehemaliger Teil von AMD ist. Mit Glofo wäre AMD bei 12nm stehen geblieben und könnte keinen so guten Druck aufbauen.

"Los sein" würde ich das nicht nennen. Man ist sicherlich beim I/O Chip der neuen Ryzen/EPYC auf GloFlo noch angewiesen um die Kapazitäten bei den CPU-Chiplets und GPUs nicht unnötig zu belasten, auch bei den Kosten je CPU wird man so viel besser fahren.

Langfristig kann man nur hoffen, dass AMD auf jeweils mindestens zwei Chiphersteller setzt, für Semicon wie bei Konsolen noch auf einen Dritten. Bei der Breite der Produktpalette sollte das auch gut möglich sein. AMD in der Vergangenheit und Intel aktuell haben es gezeigt wie schlecht es sein kann von einem bestimmten Prozess bzw. einer Fab abhängig zu sein.
 
Hm, aber gerade mit den Threadripper 2000 wurde doch druck aufgebaut.
Würde ich so nicht sagen.
Damit ist AMD zwar rangekommen an intel, aber erst mit den 3000er Ryzen hat AMD gezeigt, dass sie auch vorbeidüsen können - und da ist der Druck dann endlich stark genug, weil die 3000er TR ja dann noch mal mehr power haben werden und nun muss intel so viel CPUs wie möglich unter die Leute bringen, bevor diese TR erscheinen. Danach will das Zeug doch selbst der härteste intel-Anhänger nicht mehr.
 
Nein, das sind 7-nm-Prozessoren. Kommen alle von TSMC.
*clap* Holly...

Würde ich so nicht sagen.
Damit ist AMD zwar rangekommen an intel, aber erst mit den 3000er Ryzen hat AMD gezeigt, dass sie auch vorbeidüsen können - und da ist der Druck dann endlich stark genug, weil die 3000er TR ja dann noch mal mehr power haben werden und nun muss intel so viel CPUs wie möglich unter die Leute bringen, bevor diese TR erscheinen. Danach will das Zeug doch selbst der härteste intel-Anhänger nicht mehr.
Naja, je nach Anwendungsgebiet sind die TR schon "breiter".

Die erste Preis Änderung bei Intel wird die HEDT Plattform treffen: -50%

Das nenne ich Druck aufbauen, mit den 3000 TR bekommen wir evt. +50% mit dem TRX80 Sockel. :)
 
https://www.youtube.com/watch?v=2IqD7U9oNpQ

Demnach wäre bei Milan nix mit SMT 4x, weiterhin 64C/128T.
Angeblich auch kein 7nm+, sondern "nur" 7nm (wobei es ja auch da unterschiedliche Varianten gibt die in Frage kommen).
Evtl. ist auch die Folie fehlerhaft?

Edit: L3 per CCD und nicht mehr per CCX wie bisher. Und als "32+ MB" angegeben, d.h. es gibt wohl auch CCD mit größerem L3 Cache?
 
Zuletzt bearbeitet:
https://www.youtube.com/watch?v=2IqD7U9oNpQ

Demnach wäre bei Milan nix mit SMT 4x, weiterhin 64C/128T.
Angeblich auch kein 7nm+, sondern "nur" 7nm (wobei es ja auch da unterschiedliche Varianten gibt die in Frage kommen).
Evtl. ist auch die Folie fehlerhaft?

Edit: L3 per CCD und nicht mehr per CCX wie bisher. Und als "32+ MB" angegeben, d.h. es gibt wohl auch CCD mit größerem L3 Cache?

Hier direkt mal das passende Bild:


milan_soc.jpg


amd_roadmap_2020.jpg
 
Ein shared L3 je Chiplet macht Zen3 im Multithreading sicherlich deutlich besser. Für Gaming-Anwendungen wäre das von Vorteil. Das könnte bei einem Konsolen-Design durchaus gewünscht sein. Ansonsten scheinen die Neuerungen eher (fast schon enttäuschend) gering. Es kommt dann wohl auf die Verbesserungen je Core an.
Mit dem Release wäre also September 2020 zu rechnen, gleiche TDP und gleiches Fertigungsverfahren.
Etwas gebastelt sehen die 7nm+ in der Legende aus und das wegradierte + bei Milan.

Für Haarspalter könnten die Überschriften der Folien interessant sein, einerseits 9 Die MCM Designes und andererseits 7000er Serie Roadmap. Die Frage ist ob das jeweils bereits alle Optionen beinhaltet.
 
Zuletzt bearbeitet:
Du hast Recht, das Kästchen mit 7nm bei Milan ist ja auch etwas größer. Warum man da nicht 7nm+ hinschreibt keine Ahnung.

Mit der 7000er Serie Roadmap. Milan wird 7003, vielleicht aendert man das dann mit Zen 4.
 
Schaut man aber rüber ins 14nm-Kästchen, passt das Milan-Kästchen aber wieder.

Hm, der ganze Kasten bei Milan ist eh kleiner, also eventuell schnellerer Übergang von Tapeout zu Production?
Wobei das ganze eh etwas irritiert. Imo hat AMD gesagt, dass man Zen 2 schon seit Q1 2019 in Produktion hat, allerdings können damit natürlich auch noch Testläufe gemeint gewesen sein.


Nur mal auf die schnelle ein Mockup der Roadmap von 2020:


Roadmap_Oktober2019.PNG
 
Zurück
Oben Unten