News Präsentation AMD Keynote Hot Chips 31

pipin

Administrator
Teammitglied
Mitglied seit
16.10.2000
Beiträge
24.365
Renomée
9.689
Standort
East Fishkill, Minga, Xanten
  • SIMAP Race
  • QMC Race
  • RCN Russia
  • Spinhenge ESL
  • Docking@Home
  • BOINC Pentathlon 2019
  • SETI@Home Intel-Race II
  • THOR Challenge 2020
  • BOINC Pentathlon 2021
  • BOINC Pentathlon 2023
In ihrer Keynote zur Hot Chip 31 behandelte AMDs CEO Dr. Lisa Su das Thema High-Perfomance Computing und ging vor allem auf die Herausforderungen in der Fertigungs- und Prozesstechnologie der Halbleiterindustrie ein, die in den nächsten Jahren immer komplexer werden. Die komplette Präsentation haben wir hier für Euch bereitgestellt.
(…)

» Artikel lesen
 
Leider nur ganz allgemeine Angaben. Keine konkreten Umsetzungen.

Ja, ich dachte man geht vielleicht noch etwas auf Frontier ein, aber dafür ist es wahrscheinlich noch zu früh.

Bin mal gespannt, ob es für Zen 3 auch ein "Next Horizon"-Event geben wird.
 
Neu sind für mich nur die Folien 14 und 15. Ich nehme an sie begründet darin den Schritt künftig weiterhin und noch intensiver auf HBM Speichertechnologie zu setzen. Und das ganz generell, also auch als Cache auf den SoCs. Entsprechend erwarte ich den Einsatz von HBM2E oder HBM3 in den nächsten Jahren als LLC auch für Zen und evtl. shared mit den CUs auf einer APU, evtl. dann noch als Vega Design sofern keine Navi-Variante mit entsprechender HBCC Funktionalität für ein SoC Design zur Verfügung steht.
 
Neu sind für mich nur die Folien 14 und 15. Ich nehme an sie begründet darin den Schritt künftig weiterhin und noch intensiver auf HBM Speichertechnologie zu setzen. Und das ganz generell, also auch als Cache auf den SoCs. Entsprechend erwarte ich den Einsatz von HBM2E oder HBM3 in den nächsten Jahren als LLC auch für Zen und evtl. shared mit den CUs auf einer APU, evtl. dann noch als Vega Design sofern keine Navi-Variante mit entsprechender HBCC Funktionalität für ein SoC Design zur Verfügung steht.

Vega wird mit Arcturus doch eh noch eine Weiterentwicklung bekommen. Wie es danach weiter geht ist fraglich. RDNA bzw. Navi hat AMD jetzt ja ganz klar als Gaming Architektur bezeichnet. Also wird Navi in die Desktops wandern und Vega bei den Servern als Instinct weiter bleiben. Die Frage ist nur was quetscht man aus Vega noch heraus oder was entwickelt man daraus? Arcturus soll doch angeblich schon einigen Ballast, der im HPC-Bereich nicht benötigt wird abwerfen.
 
RDNA soll längerfristig doch auch in das Serversegment wandern und GCN letztlich auch dort ersetzen.
 
Rome sieht auf jeden Fall beeindruckend aus mit den neun Chiplets! :o
 
Vega wird mit Arcturus doch eh noch eine Weiterentwicklung bekommen. Wie es danach weiter geht ist fraglich. RDNA bzw. Navi hat AMD jetzt ja ganz klar als Gaming Architektur bezeichnet. Also wird Navi in die Desktops wandern und Vega bei den Servern als Instinct weiter bleiben. Die Frage ist nur was quetscht man aus Vega noch heraus oder was entwickelt man daraus? Arcturus soll doch angeblich schon einigen Ballast, der im HPC-Bereich nicht benötigt wird abwerfen.

Das habe ich auch so mal gelesen. Arcturus soll um die 3D Pipeline Komponenten von Vega bereinigt werden. Also keine Polygon Engine und keine Pixel Engine. Ob bei der Vega "N"CU dann auch die Texutre Filter Unit noch raus fliegt ist fraglich, das wäre dann sogar eine neue CU.

Aber in der RDNA Doku wird auch konkret von Datacenter Compute und Inferencing gesprochen, DP-FP ist scheinbar nicht immer performant
Graphics processors (GPUs) built on the RDNA architecture will span from power-efficient notebooks and smartphones to some of the world’s largest supercomputers.
:
For larger 64-bit (or double precision) FP data, adjacent registers are combined to hold a full wavefront of data. More importantly, the compute unit vector registers natively support packed data including two half-precision (16-bit) FP values, four 8-bit integers, or eight 4-bit integers.
:
Some variants of the dual compute unit expose additional mixed-precision dot-product modes in the ALUs, primarily for accelerating machine learning inference.
:
As a result, the latency of double-precision wavefronts varies from as little as two cycles up to sixteen.
:
So könnte es für Compute auch eine längere Übergangsphase von GCN zu RDNA sein. In etwa wenn man sich zunächst mit RDNA auf Consumer Raytracing konzentriert und danach erst RDNA in Varianten weiterentwickelt welche den Bedarf für Inferencing, ML-Training und anderen Compute Anforderungen bedient. So lange müsste man mit Vega/HBM Varianten den übrigen Profi-Markt noch bedienen. Momentan ist die RDNA Doku stark auf Gaming und Latency getrimmt. Die Frage ist ob mit den aktuellen RDNA Dual-ComputeUnits die FP64 Leistung und andere Compute Anforderungen jew. besser oder schlechter umsetzbar sind. Vermutlich wird man das irgendwann für die gesamte ISA möglich machen können, nur erst über mehrere Iterationen und Varianten.

Ich habe mal die in dem Whitepaper angegebenen Leistungswerte der RX 5700X und RX Vega 64 Takt und CU normiert verglichen.
LeistungswertEinheitrelatives Plus je CU
Triangles rasterizedtrgl/s60%
Triangle cull ratetrgl/s220%
Pixel Fill RateGPixels/s60%
FP32 PerformanceTFLOP/s0%
INT8 TexturingGTexels/s0%
FP16 TexturingGTexels/s100%
Über den Daumen kommt dabei etwa gleiche TDP je CU raus bei teils sehr viel höherer Gaming-Leistung. Erstaunlich glatte Werte.
Falls das Culling an den Shader Engines hängt und nicht je CU skaliert sind es dort bei gleicher Anzahl Shader Engines Takt-bereinigt 100% mehr Leistung.
 
Zuletzt bearbeitet:
Zurück
Oben Unten