NVIDIA bestätigte heute, dass das Unternehmen eines der ersten Halbleiter-Unternehmen sein wird, das ausgewählte zukünftige Graphics Processing Units (GPUs) in der 0,11-Micron-Prozess-Technologie von TSMC (Taiwan Semiconductor Manufacturing Company) fertigen lassen wird. NVIDIA wird TSMCs 0,11-Mikron-Verfahren mit eigenen Fertigungs-Designs kombinieren. Ziel ist dabei wie bei jedem Die-Shrink die Leistung zu erhöhen und den Stromverbrauch zu minimieren. Anders als die CPU-Hersteller Intel (Prescott) und AMD (San Diego) legen die Grafik-Hersteller einen Zwischenstopp bei 0,11µ ein, statt von 0,13µ gleich auf 0,09µ zu wechseln.
"Die Entscheidung zu diesem neuen Verfahren zu wechseln unterstreicht die lange und gute Beziehung zwischen TSMC und NVIDIA," so Di Ma, Vice President of Operations at NVIDIA. "Dieses neue Verfahren zusammen mit unseren zahlreichen architektonischen Verbesserungen, ermöglicht es uns kontinuierlich Produkte zu bringen, die Anwender in die Lage versetzen, mit einer Vielzahl digitaler Geräte zu interagieren. Wir freuen uns auf die neuen Möglichkeiten, die dieser Fortschritt mit sich bringt."
"TSMC hat sich zur innovativer Zusammenarbeit mit fortschrittlichen Unternehmen wie NVIDIA verpflichtet," sagt Dr. Rick Tsai, Präsident von TSMC. "Diese Beziehungen ermöglichen es uns, Technologie-Plattformen zu liefern, die neue Möglichkeiten für unsere Kunden schaffen."
Das 0,11-Mikron-Verfahren von TSMC stellt eine foto-lithografische Schrumpfung des 0,13-Mikron-Prozesses dar. Dieser Prozess soll sowohl im Highend- wie auch im Mittelkasse-Bereich eingesetzt werden wobei FSG (Fluorinated Silicate Glass) zur Isolation der einzelnen Transistoren verwendet wird. Obwohl konkrete Ergebnisse vom jeweiligen Chip-Design abhängen, soll der 0,11-Mikron-Prozess im Vergleich mit der 0,13-Mikron FSG basierten Technologie durch Transistoren-Verbesserungen für eine höhere Geschwindigkeit und geringere Stromaufnahme sorgen.
TSMC begann mit der Entwicklung der 0,11-Mikron-Technologie im Jahre 2002 und stellte den Prozess Ende 2003 fertig. Konstruktions-Vorschriften sowie -Richtlinien, SPICE sowie SRAM Modelle wurden entwickelt. Die Verfügbarkeit von Compilern von Drittanbietern ist für März geplant. Die Ausbeute sei bereits produktionstauglich und die Low-Voltage-Version steht für die Massenproduktion bereit. Die 0,11-Mikron-Massenproduktion beliebiger Chips ist für das erste Quartal 2005 geplant.
Diesen Artikel bookmarken oder senden an ...
