Planet 64 Bit hat eine AMD-Präsentation augegraben, welche auf dem diesjährigen Kernel Summit vorgestellt wurde. Diese enthält erste Details zu den kommenden Dual-Core Prozessoren von AMD. Zum einen sollen laut diesem Dokument die Dual-Core Prozessoren definitiv SSE3 beherrschen. Außerdem klärt dieses unmissverständlich, wie der Dual-Core realisiert wird - welche verschiedenen Möglichkeiten dafür bestehen, haben wir ja erst kürzlich beschrieben.
Demnach bekommt jeder Kern seinen eigenen wahrscheinlich 512 KB oder 1 MB großen L2 Cache. Verbunden werden sollen die beiden Kerne mithilfe der integrierten Northbridge (genau genommen dem System Request Interface SRI), welche schon in heutigen Opteron und Athlon 64 CPUs fähig ist, zwei Prozessorkerne anzusprechen. Dies lässt den Schluss zu, dass AMD schon sehr früh Pläne zu einem Dual-Core entwickelt hat (die beiden Ports des SRI tauchen übrigens schon in den ersten Hammer-Präsentationen von 2001 auf) und auch schon lange die nötigen Vorbereitungen hinter sich gebracht hat. Eine Notlösung kann man daher mit großer Wahrscheinlichkeit ausschließen.
Außerdem gibt das Dokument Auskunft über verschiedene CPUID-Funktionen sowie über Verbesserungen des Instruktionssatzes der CPUs. Besonders interessant dürfte dabei sein, dass ein Dual-Core ausgibt, er unterstütze Hyper Threading, was er jedoch nicht ist. Damit soll sichergestellt werden, dass möglichst viele Programme den zweiten Prozessorkern auch nutzen.
Diesen Artikel bookmarken oder senden an ...
