Wie kürzlich bekannt wurde, will AMD bei seinen zukünftigen Prozessoren das Zeitmanagement verbessern. Dies geht aus einem Thema der Usenet-Gruppe "comp.unix.solaris" hervor, in der AMD- und Sun-Mitarbeiter über Probleme sprachen, die vom Timestamp-Conter TPC der Prozessorkerne und dem Powermanagment (Performance-State P und Power-State C1) hervorgerufen werden können.
Der Time Stamp Counter (TSC) dient zur internen Zeitmessung und existiert sowohl bei CPUs von Intel als auch von AMD.
Die Probleme die der Time Stamp Counter hervorruft, können das Thread-Handling der Betriebsysteme stören und somit eine unnötige Verlangsamung hervorrufen. Ein Faktor ist der sogenannte TSC-Drift. Der Timestamp-Counter-Drift tritt auf, wenn die Timestamp-Counter der Prozessorkerne nicht synchron laufen. Dies ist allerdings kein "neuer" Fehler, denn schon früher waren Dual-Prozessorsysteme von diesem Symptom betroffen. Da sich die Leistung der Prozessoren jedoch enorm gesteigert hat, fällt dieses Problem erst jetzt richtig auf.
Ein Hauptgrund für das Eintreten des TSC-Drift ist das Throttling des Mainboardchipsatzes. Durch ein solches "Drosseln" des Chipsatzes kann es vorkommen, dass ein Prozessorkern asynchron zum anderen arbeitet.
Unter Unix / Linux existiert die möglichkeit einen solchen TSC-Drift zu vermeiden, denn mit der Bootoption "notsc" oder "clock=pmtmr" wird der Timestamp-Counter umgangen. Aktuelle Unix / Linux Versionen umgehen jedoch automatisch dieses Problem und eine Eingabe dieser Bootoption ist nicht nötig. Auch unter den Microsoft Betriebssystemen Windows XP SP2, Windows XP 64-Bit und Windows Server 2003 SP1 ist es möglich, durch eine Bootoption dieses Problem zu umgehen. Dies funktioniert jedoch nur bei Single-Prozessor Dual-Core System. Die Boot-Option hierfür lautet "/usepmtimer".
AMDs Fellow Rich Brunner kündigte bei dieser Diskussion jedoch an, dass AMD den Timestamp-Counter für zukünftige Prozessoren umgestalten will.
Diesen Artikel bookmarken oder senden an ...
