Wie EETimes meldet, hat AMD offenbar großes Interesse an der Z-RAM-Technologie von Innovative Silicon Inc. (ISI), woran auch die französische SOI-Wafer Zulieferfirma Soitec von AMD (wir berichteten) beteiligt ist. Die Speichertechnologie basiert ebenso auf dem Silicon on Insulator (SOI) Verfahren, und wäre damit verhältnismäßig leicht in die AMD-Prozessorkerne zu integrieren. Der Vorteil von der Z-RAM- (Zero Capacitor RAM) Technik ist, dass die Datendichte erhöht werden kann, da dieser Speichertyp keinen eigenen Kondensator braucht. Im Vergleich zu herkömmlichen DRAM ist die Datendichte doppelt so hoch; der teurere SRAM benötigt sogar sechs Mal so viele Transistoren bzw. fünf Mal soviel Fläche für die gleiche Speichermenge.
AMD könnte die Z-RAM-Technik in Zukunft also nutzen, um die Cache-Größe massiv zu steigern. Momentan hinkt man in der Hinsicht Intel-Prozessoren nach, was sich aber wieder durch den Performancegewinn des integrierten Speichercontrollers wett macht. Bei den zukünftigen Mehrprozessorsystemen könnte sich mehr Cache nichtsdestotrotz durch einen Leistungsgewinn bemerkbar machen. So könnte AMD im Grunde genommen Technik bedingt den Z-RAM schon für den L2-Cache benutzen. Da aber die Latenzzeiten des momentan verwendeten SRAM (1 ns) gegenüber dem Z-RAM (3 ns) besser ist, wäre dieser Schritt wohl eher unwahrscheinlich. Auch beim L1-Cache dürfte im Grunde genommen nicht am zwar teurem, aber leistungsstarken SRAM gerüttelt werden. Viel wahrscheinlicher wäre die Implementierung der Z-RAM-Technik bei dem zukünftigen shared L3-Cache, wie ihn AMD für 2007 vorgesehen hat (wir berichteten). Hier könnte man der CPU ohne großen Kostenaufwand mehrere Megabyte L3-Cache auf Z-RAM Basis gönnen.
Wegen ihrer Einfachheit soll die Z-RAM-Technik besser skalieren als die meisten konkurrierenden Technologien, so ISI. "Die dramatische Erhöhung der Speicherdichte, die ISIs Z-RAM-Technik bietet, erlaubt es uns, viel größere Caches auf den Prozessorchips zu implementieren", so äußert sich AMDs Entwicklungschef Craig Sander zu der Z-RAM-Technik. "Das würde gleichzeitig die Performance verbessern und den Stromverbrauch im I/O-Bereich senken." AMD müsse jetzt noch sicherstellen, dass die Technik in der Applikationspraxis halte, was die technischen Daten versprechen, erläutert Sanders weiter. Außerdem müsse man noch sehen, wie gut die Z-RAMs tatsächlich skalierten. Dazu werde AMD zunächst einige Testchips bauen, die im 90-Nanometer- und im 65-Nanometer-Prozess in AMDs Dresdener Fab hergestellt werden sollen.
Diesen Artikel bookmarken oder senden an ...
