Für Ende August plant AMD die Auslieferung der neuen Prozessorgeneration mit vier Kernen, die unter dem Namen "Barcelona" entwickelt wurde. Auf einer Presseveranstaltung in München gab man heute einige Details zu dem Prozessor bekannt.
Getreu dem Firmenmotto "Smarter Choice" setzt man beim Barcelona auf die Schlagwörter "Smarter Investment", "Smarter Virtualization", "Smarter Power Efficiency" und "Smarter Performance". Darunter versteht AMD die Einführung einiger neuer Features, sowie die unproblematische und nahtlose Aufrüstung bestehender Systeme auf Quad-Core Prozessoren. Dabei betont man die Beibehaltung bestehender Grenzen bei der TDP.
Einsparungen beim Energiebedarf verwirklicht man durch die Independent Dynamic Core Technology, die es erlaubt, die verschiedenen Prozessorkerne mit unterschiedlichen Taktfrequenzen zu betreiben. Zusätzlich erlaubt es die AMD CoolCore Technology ungenutzte Teile des Prozessor abzuschalten. Das Dual Dynamic Power Management schließlich ermöglicht es die Spannungsversorgung der CPU-Kerne und des Memory Controllers zu trennen. Dadurch können die CPU-Kerne mit reduziertem Energieverbrauch arbeiten, während der Memory Controller mit normaler Geschwindigkeit läuft.
Gleichzeitig ermöglicht dies dem Memory Controller mit höheren Frequenzen zu arbeiten, was die Bandbreite und Geschwindigkeit erhöht. Zu Performanceverbesserungen sollen weiter der AMD Wide Floating Point Accelerator (128 Bit) und die AMD Memory Optimizer Technology beitragen.
Letztere besteht aus:
Independent Memory Channels
Larger Memory Buffers (~2-4x More) - Better optimized for DDR2 data rates
Write Bursting - Reduced Read/Write transition
Optimized DRAM Paging - Smarter algorithm helps improve bandwith
DRAM Prefetcher - Intelligently predicts and fetches data needed from main memory
Core Prefetchers - Data fetched directly to L1 Cache; ~ 5ns lower latency
Die Virtualisierung, bei AMD AMD-V genannt, soll sich durch eine Reihe von Merkmalen von der Konkurrenz absetzen, dazu zählen Rapid Virtualization Indexing (Nested Paging), die Direct Connect Architecture, AMD Balanced Smart Cache, Tagged TLB, sowie DEV auf der Sicherheitsebene.
Diesen Artikel bookmarken oder senden an ...
