AMD-Hauptkonkurrent Intel hat diesen Schritt bereits hinter sich. Bis 10 GHz sollte die Netburst-Architektur des Pentium 4 skalieren können. Als sich abzeichnete, dass bereits bei deutlich weniger als der Hälfte das Ende der Fahnenstange bei vertretbaren Verlustleistungen erreicht war, tat Intel das einzig Richtige: man griff auf Bewährtes zurück, in diesem Fall auf das Design des Pentium III, eliminierte Schwachstellen und brachte das Layout in Sachen Features und Produktion auf den letzten Stand. Heraus kam der Core 2, ein Prozessor der Intel nach 3 Jahren Mittelmäßigkeit wieder zurück auf die Siegerstraße brachte. Dass Intel sich in Sachen Layout bei Opa Pentium III bedient hat, nimmt den Amerikanern niemand krumm.
In einem ähnlichen Dilemma wie Intel damals steckt AMD heute. Der aktuelle K10-Prozessor in Gestalt des Phenom und des Quad-Core Opteron hat bisher nicht gehalten, was sich die Kunden davon versprochen hatten. Nur geringfügig bessere Pro-Takt-Pro-Kern Leistung als der Vorgänger K8, dafür aber deutlich niedrigere maximale Taktfrequenzen (2,5 GHz statt 3,2 GHz) und trotzdem ein höherer Stromverbrauch. Das ist nicht gerade das, was man sich unter erfolgreicher Weiterentwicklung vorstellt. Zeit zu handeln für AMD...
Wie uns zugetragen wurde soll für den Nachfolger des Phenom das Design des K6 in abgewandelter Form wieder reaktiviert werden. Der AMD K6 und seine Derivate, die Mitte bis Ende der 90er Jahre die Kastanien für die Kalifornier aus dem Feuer holen mussten, gelten bis heute als eine der Prozessoren mit dem besten IPC - zumindest im Integerbereich. Ein für damalige Verhältnisse riesiger Translation-Lookaside-Buffer, eine enorm kurze Pipeline mit nur 6 Stufen und ein hochintelligenter Branch-Predictor machten dem K6 damals ordentlich Beine. Allerdings krankte die Architektur an der schwachen Fließkomma-Einheit und der langsamen Anbindung zur Infrastruktur, deren real gemessene Bandbreite mit ca. 100 MB/s nur etwa auf dem Niveau heutiger Festplatten (!) lag.
Das soll sich nun grundlegend ändern, denn die Fehler von damals will AMD dieses Mal vermeiden. So soll der Phenom-Nachfolger wie der aktuelle K10 eine integrierte Northbridge mit L3-Cache und integriertem Dual-Channel Memory-Controller bekommen, der DDR3 unterstützt. An den Rest der Infrastruktur wird der "Bazooka", wie sein Entwicklungscode lautet, wie der K10 per HyperTransport 3.0 Links angebunden. Das Bandbreiten-Problem ist damit eliminiert. In einem Die sollen dabei je nach Variante 2, 4, 8 oder 16 K6-Kerne Platz finden und per Crossbar miteinander verbunden sein.
Selbstverständlich werden die K6-Kerne nicht mehr im 300 nm, 250 nm oder 180 nm Verfahren gefertigt wie damals, sondern strom- und platzsparend im 45-nm SOI Germanium Prozess. Zusammen mit einigen weiteren Speedpath-Optimierungen soll dieses alte Design so für 2 GHz Taktfrequenz oder mehr gut sein und damit ein weiteres Problem des alten K6 aus der Welt schaffen: die mangelnde Skalierfähigkeit in Sachen Taktfrequenz.
Damit der Prozessor für die aktuellen Bedürfnisse gerüstet ist, fliegt die alte non-pipelined FPU raus. Stattdessen erhält der Prozessor die Fließkomma-Einheiten des aktuellen K10. So werden selbstverständlich auch SSE, SSE2, SSE3 und SSE4a unterstützt, und zudem das neue SSE5, mit dem es erstmals im x86-Bereich möglich wird mehr als zwei Operanden miteinander zu verrechnen. x86-64 alias AMD64 versteht sich von selbst. Gegenüber dem Classic-K6 wurden auch die Cache-Anbindungen verbreitert und die L1-Caches verdoppelt.
Die Architektur ist zwar nach wie vor nur zweifach superskalar (ggü. K7/K8/K10 dreifach; Core 2 vierfach), dafür jedoch kann der Scheduler die Funktionseinheiten zu jeder Zeit nahezu komplett auslasten. Aufgrund des extremen Low-Latency Designs mit lediglich 6 Pipelinestufen fällt auch der Penalty nach einem Flush oder einem Stall minimal aus, daher sind die Kerne wesentlich seltener mit Verwaltungsaufgaben beschäftigt, wo effektiv keine Berechnungen stattfinden. Die Effizienz profitiert dadurch enorm. Zudem ist der Prozessor aufgrund der kurzen Pipeline, des aufwändigen Branch-Predictors und der klassischen Doppel-Pipeline weitestgehend unabhängig von Software-Optimierungen. Ein Vorzug, der schon den Classic-K6 auszeichnete und ein enormer Pluspunkt, nachdem AMD im Gegensatz zu Intel keinen eigenen Compiler anbietet.
Das Layout des Prozessors orientiert sich dabei am M-SPACE Konzept, das auch für die APU "Swift" vorgesehen ist. Es ermöglich die Integration verschiedenartiger Kerne und Kernanzahlen auf relativ einfache Weise ohne dabei jedes Mal ein komplett neues Layout designen zu müssen.
Aufgrund der im Vergleich zum aktuellen K10 geringen Transistoranzahl ist der Prozessor relativ stromsparend zu betreiben. So verbrauchte damals beispielsweise ein K6-2 500 lediglich 20 W, ein Athlon 500 im gleichen Herstellungsverfahren (250 nm) mehr als das Doppelte. Diese Bescheidenheit der Architektur in Sachen Stromverbrauch kommt natürlich dem neuen "Bazooka" ebenfalls zu Gute. Selbst die 16-Kernvariante des 45-nm-Prozessors soll mit maximal 95 W Leistungsaufnahme auskommen, die Dual-Kerner sollen in der mobile-Version weniger als 10 W TDP aufweisen. Und last but not least ist der "Bazooka" aufgrund der kleinen Die-Fläche für AMD sehr preisgünstig zu produzieren. Jeder Kern besitzt lediglich 24 Mio. Transistoren und eine Fläche von gerade einmal 5 mm² zzgl. der Northbridge und des L3-Caches. So kommt selbst die 16-Kern Variante auf weniger Transistoren und Die-Fläche, als ein "Shanghai" mit nur 4 Kernen. Weniger Die-Fläche entspricht mehr CPUs pro Wafer. Darüber werden sich AMDs Bilanzen sicherlich ebenfalls freuen. Bleibt nur zu hoffen, dass AMD den Zeitplan einhalten und die CPU noch 2009 tatsächlich auf den Markt bringen kann.
Diesen Artikel bookmarken oder senden an ...
