Während der International Solid State Circuits Conference (ISSCC), die vom 4. bis zum 8. Februar 2006 in San Francisco stattfinden wird, zeigt AMD einen Dual-Core Prozessor mit 2,6 GHz und DDR2 Unterstützung.
Laut dem aktuellen Konferenzplan wird der Prozessor während einer Sitzung am 6. Februar gezeigt.
"A microprocessor featuring 2 Hammer cores and an on-chip DDR2 memory controller implements Pacifica architectural support for virtualization. It is fabricated in a 90nm triple-V, partially-depleted SOI process with 9 layers of copper interconnect. The chip achieves a clock frequency of 2.6GHz at 1.35V while dissipating 95W."
Am selben Tag will Intel einen Dual-Core Xeon mit 16MB L3 Cache präsentieren.
"A dual-core 64b XeonTM MP processor is implemented in a 65nm 8M process. The 435mm2 die has 1.328B transistors. Each core has two threads and a unified 1MB L2 cache. The 16MB unified, 16-way set-associative L3 cache implements both sleep and shut-off leakage reduction modes."
Diesen Artikel bookmarken oder senden an ...
