Obwohl man zuletzt noch eine grosse Ankündigung zukünftiger Produkte für Anfang Juni versprach, hat AMD in der Person von Chuck Moore bereits auf dem Spring Processor Forum in San Jose wichtige Details zum kommenden K8L bekanntgegeben.
Demnach bietet der K8L, der Anfang 2007 kommen soll zahlreiche Verbesserungen.
Zusammengefasst hat diese David Kanter von Realworldtech (Forumslink):
0. Native quad core 1. Hypertransport up to 5.2GT/s 2. Better coherency 3. Private L2, shared L3 cache that scales up. 4. Separate power planes and pstates for north bridge and CPU 5. 128b FPUs - see 14,15 6. 48b virtual/physical addressing and 1GB pages 7. Support for DDR2, eventually DDR3 8. Support for FBD1 and 2 eventually 9. I/O virtualization and nested page tables 10. Memory mirroring, data poisoning, HT retry protocol support 11. 32B instead of 16B ifetch 12. Indirect branch predictors 13. OOO load execution - similar to memory disambiguation 14. 2x 128b SSE units 15. 2x 128b SSE LDs/cycle 16. Several new instructions
Einen weiteren Überblick geben die beiden vorliegenden Folien der Präsentation.
Eine aktuelle Diskussion zu dem K8L in unserem Forum findet Ihr hier.
Diesen Artikel bookmarken oder senden an ...
