Als AMD den Athlon 64 Ende 2003 einführte, besaßen die beiden einzigen CPUs dieser Serie, der AMD Athlon 64 FX-51 und der AMD Athlon 64 3200+, 1 MB Level 2 Cache. In einer späteren Version des 3200+ wurde der Cache bereits auf 512 KB gekappt, dafür durfte der Kern 200 MHz höher "drehen". Bei der Umstellung auf 90 nm Strukturen fuhr AMD zweigleisig. Sowohl Versionen mit 512 KB Level 2 Cache (je Kern), als auch welche mit 1 MB waren verfügbar und markierten jeweils unterschiedliche Modelle, z.B. AMD Athlon 64 X2 5000+ (2x 512 KB Cache) und AMD Athlon 64 X2 5200+ (2x 1024 KB Cache) bei ansonsten gleichen Eckdaten.
Bei der Umstellung auf 65 nm Prozessoren hat AMD den Pfad der 1 MB L2-Caches aufgegeben. Alle aktuellen 65 nm Prozessoren einschließlich des neuen Phenom besitzen lediglich 512 KB L2-Cache. Mit einem Blick auf die gestern veröffentlichte Roadmap wird das mittelfristig allerdings wieder anders werden. Noch nicht beim "Shanghai" Mitte/Ende 2008, dessen Kerne im Wesentlichen ein Shrink auf 45 nm Strukturen werden, garniert mit 6 MB Level 3 Cache (statt derzeit 2 MB beim "Barcelona"), aber bei der zweiten Generation der AMD 45 nm Prozessoren ab 2009. Hier soll der Montreal (die AMD Workstation- und Server-CPUs sind ja nach Austragungsorten von Formel 1 Rennen benannt, wo AMD als Ferrari-Technologiepartner involviert ist) wieder mit 1 MB Level 2 Cache je Kern aufwarten können, dazu mit 6 bis 12 MB Level 3 Cache, DDR3-Support und bis zu 8 Kernen je CPU.
Diesen Artikel bookmarken oder senden an ...
