Tweakmax hatte letzte Woche das Gerücht in die Welt gesetzt, der Morgan sei ein "defekter" Palomino. Oder anders formuliert: die Palominos, bei denen in der Produktion im L2 Cache etwas schiefgelaufen ist, würden einfach mit einem zum Großteil deaktivierten Cache (192 von 256 KB) als Morgans verkauft:
Going by the power characteristics I theorize that AMD has adopted Intel's method and is now making the Morgan core from failed Palomino's and disabling part of the cache. This could weaken the Morgan core more then AMD would like it to be known as by disabling part of the cache they will also be influencing other aspects of the cache design and cutting them off also.
Was hier auf den ersten Blick so abwegig klingt ist in Wahrheit eine bei Intel übliche Praxis. Die Celeron "Coppermine-128" sind in der Tat Pentium III "Coppermines" mit zur Hälfe deaktiviertem Cache. Damit spart sich Intel nicht nur eine zweite Fertigungsschiene, sondern kann (könnte?) die CPUs, die normalerweise wegen eines kleinen Fehlers im L2 Cache in den Müll wandern würden, immer noch als Celerons verkaufen und damit den Yield steigern.
Bei AMD ist das jedoch definitiv nicht so, denn der Core des Morgan ist deutlich schmaler, als der des Palomino, wie bei HardOCP zu sehen. Und mit dem Dremel werden sie den Core nicht abgesäbelt haben! Die Aussage, der Morgan sei ein Ausschuß-Palomino, ist demnach nicht korrekt. Gesehen auf Au-ja
Diesen Artikel bookmarken oder senden an ...
