Wie unsere Leser natürlich wissen, wird der grösste Vorschritt in Sachen Performance der neuen Hammer-Architektur nicht die 64-Bit Fähigkeit sein, sondern sein integrierter Memory-Controller. Allerdings haben wir auch bereits über die Schattenseiten dieser Lösung berichtet, der Limitation auf einen bestimmten Speichertyp. Will der Anwender einen weiterentwickelten Speicher einsetzen, muß er erstens auf einen neuen Hammer-Typ warten und dafür den Prozessor, womöglich (wegen geänderter Pin-Layouts) auch noch das Mainboard tauschen. Bisher genügte ein simpler Board-Tausch.
Diesbezüglich ist heute auf x-bit labs heute eine interessante Story zu lesen. Demzufolge könne der Memory-Conroller des Hammer auch deaktiviert werden, sollte das von Nöten sein. Sprich: sollte AMD zu lange brauchen, um etwa DDR-II On-Chip in den Hammer zu integrieren (DDR-II Support für den Hammer ist ja erst 2004 vorgesehen), so könnten dies auch die Mainboard- respektive Chipsatz-Hersteller übernehmen und einen DDR-II Memory-Controller wieder in der Northbridge verbauen.
Dies hätte allerdings zur Folge, daß der Hammer seines größten Leistungs-Boost beraubt würde, denn die Latenzzeiten wären damit natürlich wieder genauso hoch, wie auf herkömmlichen K7-Plattformen. Über die Bandbreite dagegen müßte man sich keine Gedanken machen. Das HyperTransport Protocol ist in der Lage, genügend Bandbreite zur Verfügung zu stellen.
Dennoch: es ist ein interessantes Gedankenspiel, das x-bit labs hier ausgegraben hat. Der praktische Nutzen dagegen würde gegen Null tendieren... THX @[P3D] Sub-Zero für den Hinweis :)
Diesen Artikel bookmarken oder senden an ...
